



TECHNICAL UNIVERSITY OF CRETE

Πολυτεχνείο Κρήτης 2022

Τμήμα Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών

Μελέτη σε διηλεκτρικά πύλης τύπου MOSFET, νέες τάσεις και απαιτήσεις

Εργασία Εξαμήνου
Μαβιτζής Σταμάτιος και Γεώργιος Σάντης

Χειμερινό Εξάμηνο 2022

Ηλεκτρονικά – Ηλεκτροτεχνικά Υλικά (HPY 211)

Φασαράκης Νικόλαος

Περιεχόμενα

Εισαγωγή

1. Βασικές έννοιες
 - 1.1. Δομή MOSFET
 - 1.2. Φαινόμενα μικρού καναλιού
2. Διηλεκτρικά υψηλής διηλεκτρικής σταθεράς
 - 2.1. Εισαγωγή
 - Τι είναι τα διηλεκτρικά υλικά?
 - Περιορισμοί του SiO_2
 - Διηλεκτρικά υλικά υψηλής διηλεκτρικής σταθεράς
 - Ιδιότητες υλικών υψηλής διηλεκτρικής σταθεράς
 - Προκλήσεις υλικών με υψηλή διηλεκτρική σταθερά
 - 2.2. Η εξάρτηση της συμπεριφοράς του MOSFET από το διηλεκτρικό της πύλης
 - Λίστα Βασικών Μεταβλητών
 - Η σημασία του διηλεκτρικού της πύλης
 - Equivalent oxide thickness - EOT
 - Τάση Κατωφλίου
 - Tunnelling Probability
 - 2.3. Η επίδραση των διηλεκτρικών υλικών υψηλής διηλεκτρικής σταθεράς στην επίδοση του τρανζίστορ MOSFET
 - Tunnelling Probability
 - Short Channel Effects (SCE)
 - Drain Current
 - Transconductance
 - Saturation Drain Current
 - Gate Capacitance - Cut-off Frequency - Switching delay
 - Η περίπτωση του υλικού TiO_2
3. Η επίδραση των μονωτικών υλικών της πύλης υψηλής διηλεκτρικής σταθεράς στην επίδοση των τρανζίστορ MOSFET τύπου SOI FinFet
 - 3.1. Variety of high-k Dielectric Materials
 - Analog Performance
 - RF Performance
 - Electrical Performance
 - 3.2. Specialization on HfO_2 Dielectric Material
4. Συμπεράσματα
5. Πηγές των Εικόνων
6. Βιβλιογραφία

Εισαγωγή

MOSFET (Metal Oxide Semiconductor Field Effect Transistor) είναι ένας τύπος τρανζίστορ, ένα δομικό ηλεκτρονικό στοιχείο το οποίο έχει φέρει την επανάσταση στην τεχνολογία όπως και στην παραγωγή ολοκληρωμένων κυκλωμάτων, έχει αξιοσημείωτες ιδιότητες που το χαρακτηρίζουν ως αποτέλεσμα η χρήση του καλύπτει ένα ευρύ φάσμα εφαρμογών. Μπορεί να χρησιμοποιηθεί ως ενισχυτής σήματος ή επίσης ως ένας διακόπτης ο οποίος αποκόπτει ή επιτρέπει την ροή του ρεύματος. Είναι γεγονός ότι το MOSFET αποτελεί το lowest level component σε έναν επεξεργαστή αλλά και γενικότερα σε οποιοδήποτε chip, επομένως είναι ανάγκη να δοθεί η κατάλληλη προσοχή τόσο στην σχεδίαση όσο στην μελέτη του στοιχείου. Απο την στιγμή λοιπόν που το MOSFET αποτελεί τον δομικό λίθο ενός ολοκληρωμένου κυκλώματος η μελέτη του έχει απασχολήσει τον άνθρωπο ανέκαθεν.

Συνεχείς προσπάθειες επιχειρούν την μείωση των διαστάσεων των MOSFET. Ο λόγος είναι πως μειώνοντας τις διαστάσεις επιτυγχάνεται μεγαλύτερη ποσότητα τρανζίστορ ανα επιφάνεια ως αποτέλεσμα την μεγαλύτερη επεξεργαστική ισχύ, επίσης η μείωση των διαστάσεων επιφέρει καλύτερη απόδοση, ταχύτερη εναλλαγή καταστάσεων ('on' η 'off') όπως και πολλά ακόμα πλεονεκτήματα. Ο νόμος του Moore αναφέρει πως ο αριθμός των τρανζίστορ στα chip θα διπλασιάζεται κάθε δύο χρόνια. Τα τελευταία χρόνια αυτό δεν ισχύει, η πραγματικότητα παρεκκλίνει από αυτή την πρόβλεψη. Το downscale των στοιχείων έχει φτάσει σε ένα όριο. Καθώς τα στοιχεία αποκλιμακώνονται φαινόμενα μικρού διαύλου γίνονται εντονότερα μεταβάλλοντας την συμπεριφορά του τρανζίστορ καθιστώντας την εφαρμογή του δύσχρηστη, αφού η απόδοση δεν αυξάνεται πλέον με το downscaling. Μεγαλύτερος εχθρός των τρανζίστορ μικρών διαστάσεων είναι τα ρεύματα διαρροής που εμφανίζονται μεταξύ της πύλης-καναλιού. Παράλληλα με το scale down το πάχος του οξειδίου της πύλης μικραίνει, ως αποτέλεσμα ρεύματα διαρροής αυξάνονται εκθετικά, σαν απόρροια είναι ότι η αντικατάσταση του από-πάντα χρησιμοποιούμενου οξειδίου SiO_2 είναι αναγκαία για την διατήρηση της αποκλιμάκωσης των διαστάσεων των τρανζίστορ επομένως και της εξέλιξης της τεχνολογίας.

Η εφεύρεση των διηλεκτρικών υψηλής διηλεκτρικής σταθεράς υπόσχεται σημαντική βελτίωση των φαινομένων που εμποδίζουν το downscaling, είναι μια πολύ σημαντική ανακάλυψη στον χώρο της τεχνολογίας εφοσον επιτρέπουν την αποκλιμακωση των στοιχείων χωρίς την μείωση της απόδοσης. Τα high-k oxide materials επιτυγχάνουν suppression των ρευμάτων διαρροής, βελτίωση της απόδοσης, καλύτερες RF επιδόσεις και πολλά ακόμα.

Σε αυτή την εργασία θα μελετήσουμε την επίδραση που έχουν τα διηλεκτρικά υψηλής διηλεκτρικής σταθεράς σε τρανζίστορ τύπου MOSFET. Θα γίνει σύντομη εισαγωγή για την συγκεκριμένη δομή και για τα φαινόμενα μικρού διαύλου. Βασικό υπόβαθρο θα χτιστεί το οποίο θα ακολουθήσει εξισώσεις μοντέλων αλλά και μελετών που έχουν διεξαγεί που περιγράφουν την συμπεριφορά των MOSFET και διαφόρων παραμέτρων. Με αυτό τον τρόπο, ο αναγνώστης είναι ικανός να συμβαδίσει με την ροή των πειραματικών μετρήσεων και αποτελεσμάτων που έχουν συλλεχθεί και θα παρουσιαστούν σε αυτή την εργασία. Ειδική ανάλυση θα γίνει σε μια συγκεκριμένη σχεδίαση, το τρανζίστορ SOI FinFet καθώς παρουσιάζει αξιοσημείωτα χαρακτηριστικά ενώ παράλληλα έχουν ευρέως χρησιμοποιηθεί σε συνδυασμό με high-k διηλεκτρικά υλικά.

1. Βασικές έννοιες

1.1 Δομή MOSFET

Πριν ξεκινήσουμε με την ανάλυση των διηλεκτρικών υψηλής διηλεκτρικής σταθεράς θα κάνουμε μια εισαγωγή για την δομή πάνω στην οποία θα εξεταστεί η εργασία, το MOSFET.

Στόχος είναι να χτίσουμε το υπόβαθρο για αυτούς που δεν έχουν αρκετή γνώση όσον αφορά αυτό το ηλεκτρικό στοιχείο ώστε να μπορούν να είναι στην θέση να κατανοήσουν την εργασία, καθώς παράλληλα να είναι μια σύντομη αλλά περιεκτική επανάληψη για αυτούς που έχουν ασχοληθεί ξανά στο παρελθόν.

Το MOSFET ή αλλιώς metal-oxide-semiconductor field-effect-transistor, όπως προκύπτει από τα αρχικά, πρόκειται για ένα τρανζίστορ επίδρασης πεδίου με τρεις ακροδέκτες, την πύλη (gate), τον απαγωγό (drain) και την πηγή (source). Η διαγωγιμότητα που εμφανίζει το στοιχείο αυτό στους δύο ακροδέκτες, την πηγή και τον απαγωγό, εξαρτάται από ενός εσωτερικού ηλεκτρικού πεδίου το οποίο μεταβάλλεται με την επίδραση μιας εξωτερικής τάσης στον ακροδέκτη της πύλης. Αυτός ο τρόπος λειτουργίας, είναι που διαφοροποιεί το τρανζίστορ τύπου MOSFET από το τρανζίστορ τύπου BJT το οποίο ελέγχεται από το ρεύμα στον ακροδέκτη της βάσης. Αξιοσημείωτη επίσης διαφορά των δύο δομών, είναι ότι τα MOSFET είναι μονοπολικά, οι φορείς ρεύματος είναι ενός είδους, ηλεκτρόνια είτε οπές.




Figure 1.1.1 Physical structure of the enhancement-type NMOS transistor: (a) perspective view (b) cross section. Typically $L = 0.03 \mu\text{m}$ to $1 \mu\text{m}$, $W = 0.05 \mu\text{m}$ to $100 \mu\text{m}$, and the thickness of the oxide layer (t_{ox}) is in the range of 1 to 10 nm.

Ο βασικός τρόπος λειτουργίας βασίζεται στην δημιουργία ενός στρώματος αγώγιμων φορέων που διαμορφώνεται κάτω από το υπόστρωμα της πύλης, το κανάλι. Το MOSFET χαρακτηρίζεται NMOS αν οι φορείς του ρεύματος είναι τα ηλεκτρόνια, αλλιώς PMOS αν είναι οι οπές αντίστοιχα. Παρατηρούμε ότι το υπόστρωμα, το υλικό το οποίο παρέχει φυσική υποστήριξη για το στοιχείο, σχηματίζει ενώσεις p-n με τις περιοχές της πηγής και του απαγωγού. Σε κανονική λειτουργία, αυτές οι ενώσεις κρατούνται διαρκώς σε ανάστροφη πόλωση.

Εφαρμόζοντας θετική τάση στην πύλη, θετικά φορτία εμφανίζονται πάνω από το μέταλλο της πύλης με αποτέλεσμα οι επίσης θετικά φορτισμένες οπές, να απωθούνται προς το υπόστρωμα, αφήνοντας μια περιοχή απογύμνωσης φορέων. Η περιοχή απογύμνωσης θα γεμίσει με τα αρνητικά φορτία τα οποία θα συσσωρευτούν κάτω από το οξείδιο της πύλης δημιουργώντας το κανάλι.




Figure 1.1.2 The enhancement-type NMOS transistor with a positive voltage applied to the gate. An n channel is induced at the top of the substrate beneath the gate.

Τα MOSFET διακρίνονται σε δύο τύπους, τα πύκνωσης και τα διακένωσης. Τα MOSFET πύκνωσης είναι αυτά τα οποία είναι πιο ευρέως χρησιμοποιούμενα καθώς και αυτά για τα οποία θα γίνει πάνω η μελέτη. Κύρια διαφορά των δύο τύπων είναι ότι στα MOSFET πύκνωσης οι περιοχές της πηγής και του απαγωγού είναι πλήρως απομονωμένες, εν απουσία δυναμικού μέσω της πύλης, δεν υπάρχουν ελεύθεροι φορείς για να άγουν το ρεύμα. Εφαρμόζοντας τάση στην πύλη, φορείς έλκονται από το υπόστρωμα αυξάνοντας έτσι την ροή του ρεύματος.

Εν αντίθεση, στο MOSFET διακένωσης, οι ακροδέκτες πηγής και απαγωγού είναι φυσικά συνδεδεμένες με μία περιοχή με υψηλό doping, οπότε χωρίς να εφαρμόσουμε τάση στην πύλη, ρεύμα είναι ικανό να ρέει. Εφαρμόζοντας τάση στην πύλη αντιστεκόμαστε στην ροή του ρεύματος.

Μπορούμε να φανταστούμε πως στο MOSFET διακένωσης το κανάλι είναι διαμορφωμένο εκ των προτέρων. Δεν θα επεκταθούμε περισσότερο σε αυτόν τον τύπο. Ακολουθεί εικόνα που περιγράφει γραφικά τους δύο τύπους, το τρανζίστορ διακένωσης είναι στα αριστερά, το πύκνωσης είναι το δεξί.




Figure 1.1.3 Η εικόνα περιγράφει γραφικά τους δύο τύπους, το τρανζίστορ διακένωσης βρίσκεται στ' αριστερά και το τρανζίστορ πύκνωσης είναι το δεξί.

Αφού έχουμε καλύψει σε ένα ικανοποιητικό επίπεδο την δομή και τους τρόπους λειτουργίας αυτού του ηλεκτρικού στοιχείου, μπορούμε σε αυτό το σημείο να εξετάσουμε την συμπεριφορά και επομένως τις περιοχές λειτουργίας του τρανζίστορ τύπου MOSFET.

Η διαγωγιμότητα που παρουσιάζει το στοιχείο όπως εξηγήσαμε, βασίζεται στην δημιουργία ενός στρώματος αναστροφής (inversion layer) το οποίο ελέγχεται από την μεταβολή του εσωτερικού πεδίου μέσω της επίδρασης μιας εξωτερικής τάσης. Το στρώμα αναστροφής περιγράφει το αγωγίμο κανάλι του MOSFET, που δημιουργείται κάτω από το διηλεκτρικό της πύλης.

Η τιμή της τάσης V_{GS} στην οποία συσσωρεύονται επαρκής αριθμός ευκίνητων (ελεύθερων) ηλεκτρονίων στην περιοχή του καναλιού για να σχηματιστεί ένα κανάλι αγωγής αποκαλείται τάση κατωφλίου (threshold voltage - συχνά συμβολισμένη ως V_b, V_{th}, V_T, V_{TH}). Η τιμή της τάσης κατωφλίου εξαρτάται άμεσα από τεχνολογία και τις παραμετρους κατασκευής, όπως την επιλογή του διηλεκτρικού της πύλης, το πάχος του διηλεκτρικού, τον παράγοντα doping του καναλιού, τις ατέλειες των υλικών, αλλά και της θερμοκρασίας επίσης.

Η τάση κατωφλίου είναι μια από τις πιο σημαντικές παραμέτρους του MOSFET. Αυτό γιατί δηλώνει το σημείο στο οποίο το MOSFET είναι “on” (την ελάχιστη τάση στην πύλη για να δημιουργηθεί το κανάλι αγωγής) επίσης διακρίνει την περιοχή της ισχυρής αναστροφής από την περιοχή του υποκατωφλίου.

Πριν προχωρήσουμε στις περιοχές λειτουργίας του MOSFET, είναι απαραίτητο να μιλήσουμε για την τάση υπεροδηγησης (overdrive voltage - V_{OV}). Η τάση υπεροδηγησης είναι σημαντική καθώς άμεσα επηρεάζει το ρεύμα εξόδου (I_D) επομένως, βοηθάει για την διάκριση ανάμεσα στις περιοχές λειτουργίας. Η τάση υπεροδηγησης ορίζεται ως $V_{OV} \equiv V_{GS} - V_t$.

- Για $V_{GS} < V_t$ το τρανζίστορ βρίσκεται στην περιοχή της αποκοπής. Το κανάλι δεν είναι διαμορφωμένο επομένως ρεύμα δεν άγεται.
- Για $V_{DS} \leq V_{OV}$ το στοιχείο βρίσκεται στην περιοχή τριόδου, το ρεύμα εξόδου αυξάνεται γραμμικά με την αύξηση της τάσης απαγωγού - πηγής.
- $V_{DS} \geq V_{OV}$ το ρεύμα είναι μέγιστο και δεν αλλάζει σημαντικά με την αύξηση της τάσης απαγωγού - πηγής, το κανάλι είναι στραγγαλισμένο.

Conditions	Region of Operation	Description
$V_{DS} > V_{OV}; V_{GS} > V_{TH}$	Saturation (CCR)	The MOSFET is delivering a high amount of current, and changing V_{DS} won't do much.
$V_{DS} < V_{OV}; V_{GS} > V_{TH}$	Triode (Linear)	The MOSFET is delivering current in a linear relationship to the voltage (V_{DS}).
$V_{GS} < V_{TH}$	Cutoff	The MOSFET is turned off, and should not be delivering any current.

Figure 1.1.4 Πίνακας συνθηκών για να την κάθε περιοχή λειτουργίας.




Figure 1.1.5 Στο σχήμα απεικονίζονται οι χαρακτηριστικές εισόδου (a) και εξόδου (b) για τρανζίστορ πύκνωσης n-channel.




Figure 1.1.6 Χαρακτηριστική ρεύμα απαγωγού I_D - τάση V_{DS} για NMOS τρανζίστορ πύκνωσης σε λειτουργία $V_{GS} = V_t + V_{OV}$.




Figure 1.1.7
Χαρακτηριστική εξόδου
τρανζίστορ MOSFET.
Περισσότερη
λεπτομέρεια στα νούμερα
από τα υπόλοιπα
γραφήματα.





Figure 1.1.8 Πραγματικές μετρήσεις εξαγωγής γραφικών παραστάσεων $I_D - V_{DS}$ ενός 50W HEXFET n-channel Power MOSFET, συγκεκριμένα του IRFZ44NPbF. Αριστερά η μέτρηση έγινε σε θερμοκρασία 25°C ενώ στα δεξιά σε θερμοκρασία 175°C, οι θερμοκρασίες είναι operating junction temperature.

Απο την δημιουργία του τρανζίστορ η ζωή μας έχει αλλάξει, δεν θα ήταν ίδια χωρίς αυτήν την εφεύρεση δίχως σκέψη. Το MOSFET έχει επεκταθεί σε κάθε κύκλωμα και τεχνολογία που μπορούμε να σκεφτούμε. Μπορεί να λειτουργήσει ως διακόπτης “on” ή “off” για κάποιο κύκλωμα λογικής σχεδίασης. Μπορεί επίσης να μεταβάλλει την διαγωγιμότητα του, υλοποιώντας αναλογικά κυκλώματα όπως ενισχυτές.

Τα MOSFET ισχύος έχουν χρήση στην διαχείριση μεγάλων εντάσεων ρεύματος, συναντιούνται συχνά σε τροφοδοτικά SMPS και σε motor controllers.

Τα MOSFET αποτελούν το ενδιαφέρον μας καθώς διαπαρτίζουν τα περισσότερα ολοκληρωμένα κυκλώματα (IC's), βρίσκονται στις οθόνες LCD, στις οπτικές επικοινωνίες, στην βιοιατρική, στα συστήματα ελέγχου όσο και για στρατιωτικές απαιτήσεις.

Αξιοσημείωτη πληροφορία να αναφέρουμε είναι ότι είναι το περισσότερο σε πληθυσμό αντικείμενο που έχει κατασκευάσει ο άνθρωπος [3].

1.2 Φαινόμενα μικρού καναλιού

Εισαγωγή

Το τρανζίστορ MOSFET είναι ένα πολύ περίπλοκο δομικό στοιχείο, δέ, είναι αναγκαίος κάποιος τρόπος να μοντελοποιήσουμε την συμπεριφορά του. Ως εκ τούτου, έχουμε λάβει κάποιες προσεγγίσεις που απλοποιούν πολλές συναρτήσεις, όντας ταυτόχρονα ρεαλιστικές και κοντά στην πραγματικότητα. Αναφορικά, δύο πρωταρχικές είναι οι προσεγγίσεις “Gradual Channel Approximation” και “Charge Sheet Approximation”. Για στοιχεία μεγάλου διαύλου (long channel) οι υπολογισμοί φέρουν ικανοποιητικά αποτελέσματα συγκριτικά με τα πειραματικά. Όμως όταν το κανάλι μικραίνει εμφανίζονται φαινόμενα που επηρεάζουν σημαντικά την συμπεριφορά του, αλλάζοντας το μοντέλο που είχαμε θεωρήσει και επομένως λαμβάνοντας διαφορετικές μετρήσεις από τις θεωρητικές. Τα φαινόμενα αυτά ονομάζονται φαινόμενα μικρού διαύλου (SHORT CHANNEL EFFECTS).

Θα καλύψουμε επιφανειακά τα φαινόμενα αυτά καθ’ αυτά και τα αποτελέσματα που φέρουν, στόχος είναι η επαρκή κατανόηση ώστε να είναι ενημερωμένος ο αναγνώστης για τα προβλήματα/δυσκολίες που φέρει η τεχνολογία τρανζίστορ MOSFET μικρού διαύλου τόσο προς την μοντελοποίηση όσο και για την διαχείριση.

Τέλος, στόχος διαβάζοντας το κεφάλαιο είναι να αποκτηθεί η βασική εξοικείωση με τα φαινόμενα αυτά, ώστε να είναι κατανοητός ο λόγος που τις περισσότερες φορές επιλέγουμε στρατηγικές και μεθόδους για να αποφύγουμε για συμπεριφορά φαινομένων μικρού διαύλου.

Τα φαινόμενα μικρού διαύλου (SCE) είναι ξεκάθαρα ο λόγος όπου μας εμποδίζει στο downscale των devices. μικραίνοντας τις διαστάσεις η πύλη έχει λιγότερο έλεγχο πάνω στο σχηματισμό του καναλιού, ως αποτέλεσμα subthreshold ρεύματα, όπου σε ένα long channel device είναι ασήμαντα, αυξάνονται, γίνονται μετρήσιμα και επιδρούν στην συμπεριφορά του MOSFET. Θα δούμε επιφανειακά μερικές από τις παραμέτρους που επηρεάζονται. Θα δώσουμε μια επιπρόσθετη βάση στα ρεύματα διαρροής, καθώς είναι μείζον πρόβλημα που αντιμετωπίζουν τα MOSFET μικρού καναλιού.

Channel Length Modulation (CLM)




Figure 1.2.1 Channel above pinch-off. (Η αριστερή εικόνα)




Figure 1.2.2 Visualization of various phases of $V_G > V_T$ MOSFET operation. (a) $V_D = 0$. (b) channel (inversion layer) narrowing under moderate V_D biasing. (c) pinch-off and (d) post pinch-off ($V_D > V_{Dsat}$) operation. (Note that the inversion layer widths, depletion widths, etc. are not drawn to scale). (Η δεξιά εικόνα)

Η περίσσεια τάση V , το $V_{DS} - V_{DS}'$ πρέπει να είναι μεταξύ του απαγωγού (drain) και της άκρης του καναλιού (tip of the channel). Μη μηδενική τάση μπορεί να υπάρξει μόνο σε μια περιοχή μη μηδενικού μήκους l_p ($V_{DS} - V_{DS}'$) όπως φαίνεται στο παραπάνω σχήμα. Εάν το V_{DS} αυξηθεί ακόμη περισσότερο, η περίσσεια πλεονάζουσα τάση πρέπει να πέσει από την περιοχή εξάντλησης (depletion region).

Για να υποστηριχθεί αυτή η τάση, η περιοχή (region) πρέπει να διευρυνθεί και το στρώμα αναστροφής (inversion layer) θα συρρικνωθεί κάπως σε μήκος. Αυτό αναφέρεται ως διαμόρφωση μήκους καναλιού (Channel Length Modulation CLM).

Drain-Induced Barrier Lowering (DIBL)

Όταν εφαρμόζουμε θετική τάση στο Drain του short channel, η τάση κατωφλίου (V_t) θα μειωθεί λόγω της περιοχής εξάντλησης (depletion region) κάτω από την περιοχή του απαγωγού (drain region) και συνολικά το μήκος του καναλιού θα μειωθεί, αυτό ονομάζεται Drain-Induced Barrier Lowering (DIBL).

Όταν εφαρμόζουμε θετική τάση στην drain ενός nMOS, δεν παρατηρείται σημαντική αλλαγή στην τιμή του V_t . Αλλά όταν κάνουμε το ίδιο για μια συσκευή nMOS μικρού καναλιού.

Η φυσική προέλευση του DIBL είναι η αύξηση του στρώματος εξάντλησης(depletion region) λόγω υψηλής τιμής V_{ds} που μειώνει το ισοδύναμο μήκος καναλιού και κατά συνέπεια μειώνει την τάση κατωφλίου $V_t = V_{th}$.




Figure 1.2.3




FIGURE 6.4

(a) A long-channel transistor; (b) the channel of (a) with edge effects neglected; (c) a short-channel resistor; (d) the channel of (c) with edge effects neglected.

Figure 1.2.4

Effects due to thin oxides and high doping

Φαινόμενα που γίνονται όλο και πιο σημαντικά λόγω αυτών των τάσεων κλιμάκωσης και περιορίζουν την απόδοση των συσκευών ως εξής :

- Είναι μείωση της αποτελεσματικής χωρητικότητας οξειδίου που οφείλεται στο πεπερασμένο πάχος του στρώματος αναστροφής ή συσσώρευσης και στην εξάντληση του ντοπαρισμένη πύλη πολυπυριτίου.
- η αύξηση της τάσης κατωφλίου λόγω του κβαντικού μηχανισμού $1D$ (QM) επιδράσεις στα στρώματα αναστροφής (και συσσώρευσης) (inversion (and accumulation) layers). και
- το κβαντικό με-μηχανική διάνοιξη των φορέων μέσω πολύ λεπτών οξειδίων.

Η πύλη (Gate) ελέγχει τη φόρτιση του καναλιού μέσω μιας χωρητικότητας που καθορίζεται αυστηρά από το φυσικό πάχος του μονωτή πύλης, t_{ox} (υποτίθεται ότι είναι διοξείδιο πυριτίου-ιδέα, αν και θα μπορούσε να είναι διαφορετικό υλικό όπως νιτρίδιο πυριτίου ή συνδυασμός οξειδίου και νιτρίδιου). Αυτό είναι συνέπεια της προσέγγισης του φύλλου χρέωσης καταδικασμένος σε Sec. 4.3, όπου το επίπεδο αντιστροφής (ή συσσώρευσης) θεωρείται ότι είναι άπειρο αρκετά λεπτή. Ωστόσο, στην πραγματικότητα το φορτίο αντιστροφής είναι πιο κατανεμημένο από ένα άπειρο

Hot Carrier - Substrate Current - Gate current - Breakdown

Όταν οι φορείς κινούνται σε πεδία που υπερβαίνουν την τιμή ενός ορίου για την εμφάνιση του φαινομένου του κορεσμού της ταχύτητας των φορέων, συνεχίζουν να αποκτούν κινητική ενέργεια από το πεδίο αλλά η ταχύτητά τους τυχαίοποιείται από υπερβολικές συγκρούσεις έτσι ώστε η ταχύτητά τους κατά μήκος η κατεύθυνση του πεδίου δεν αυξάνεται πλέον αλλά η τυχαία κινητική τους ενέργεια αυξάνεται. Ανάλογα με τα στατιστικά στοιχεία της διασποράς, ένα μικρό κλάσμα του συνολικού πληθυσμού των φορέων αποκτά σημαντική ποσότητα ενέργειας και αυτοί ονομάζονται θερμοί φορείς (hot carriers) . Σαφώς, το υψηλότερο το πεδίο, τόσο υψηλότερο είναι το ποσοστό των θερμών φορέων στο συνολικό πλήθος των φορέων.

I_{DB} substrate

Το πεδίο εξάντλησης (depletion field) στο κανάλι σπρώχνει τις οπές στο υπόστρωμα (substrate), που δημιουργούν ρεύμα αποστράγγισης σε υπόστρωμα (drain-to-substrate current), I_{DB} . Ένα πολύ μικρότερο κλάσμα ηλεκτρονίων αποκτά ακόμη υψηλότερη ενέργεια που τους επιτρέπει να ξεπεράσουν το φράγμα οξειδίου του πυριτίου, που εγγέεται στο οξείδιο και να συλλέγονται από την πύλη (gate) ως ρεύμα πύλης. Από αυτούς τους πολύ ενεργητικούς φορείς, ένα μικρό κλάσμα δημιουργεί ζημιά στη διεπιφάνεια οξειδίου του πυριτίου, η οποία εκδηλώνεται ως αύξηση της πυκνότητας των καταστάσεων διεπαφής Nit και ένα άλλο μικρό μέρος παγιδεύεται στο οξείδιο και προκαλεί τοπική αλλαγή Q' . Η επακόλουθη καταστροφή του οξειδίου έχει ως αποτέλεσμα την υποβάθμιση της συσκευής με το χρόνο λειτουργίας ή τη «γήρανση».

Υπάρχουν επίσης μοντέλα για το ρεύμα πύλης και τη γήρανση της συσκευής ως αποτέλεσμα θερμών φορέων. Ενώ το ρεύμα του υποστρώματος μπορεί να είναι αρκετά σημαντικό ώστε να δικαιολογεί τη μοντελοποίηση υπό κανονική λειτουργία της συσκευής, το ρεύμα πύλης είναι συνήθως πολύ μικρό. Καθώς το πάχος του οξειδίου πύλης μειώνεται, το ρεύμα πύλης που δημιουργείται από θερμό φορέα μπορεί να γίνει μη αμελητέο. Ωστόσο, το όριο του πάχους του οξειδίου ορίζεται από αυτό που

ονομάζουμε άμεση σήραγγα(direct tunneling), παρά με θερμούς φορείς. Ένας από τους λόγους για αυτό είναι ότι, καθώς το πάχος του οξειδίου μειώνεται, τόσο μειώνεται η ισχύς

Ωστόσο, καθώς το VDS αυξάνεται πολύ πάνω από το V'DS, ανάλογα με τη σχεδίαση, φτάνει σε ένα σημείο στο οποίο το ρεύμα του υποστρώματος (I_{DB}) γίνεται συγκρίσιμο με το ρεύμα αποστράγγισης(I_D). Σε εκείνο το σημείο το συνολικό ρεύμα αποστράγγισης (I_D) φαίνεται να αυξάνεται γρήγορα με VDS. Αυτή η συνθήκη σηματοδοτεί την έναρξη του σημαντικού πολλαπλασιασμού των χιονοστιβάδων, στον οποίο οι νεοδημιουργημένοι φορείς μπορούν να συμμετέχουν σε σημαντικό αριθμό στη δημιουργία περισσότερων ζευγών καθώς συγκεντρώνουν ενέργεια από το πεδίο. Λέγεται ότι λειτουργεί στην περιοχή βλάβης(breakdown region).

SS(subthreshold slope)

Στην περιοχή του υποκατωφλίου, η συμπεριφορά του ρεύματος αποστράγγισης - αν και ελέγχεται από το τερματικό της πύλης - είναι παρόμοια με το εκθετικά μειωμένο ρεύμα μιας διόδου ορθά πολωμένης. Επομένως, μια γραφική παράσταση του ρεύματος αποστράγγισης έναντι της τάσης πύλης με σταθερές τάσεις αποστράγγισης, πηγής και όγκου θα παρουσιάζει περίπου λογαριθμική γραμμική συμπεριφορά σε αυτό το καθεστώς λειτουργίας MOSFET. Η κλίση του είναι η κλίση του υποκατωφλίου.

Leakage Current

Ρεύμα διαρροής είναι το ρεύμα που ρέει μέσω του προστατευτικού αγωγού γείωσης προς τη γείωση. Όταν δεν υπάρχει σύνδεση γείωσης, το ρεύμα που θα μπορούσε να ρέει από οποιοδήποτε αγωγίμο μέρος ή στην την επιφάνεια των μη αγωγίμων μερών στη γείωση εάν αγωγίμη διαδρομή ήταν διαθέσιμη (όπως ένα ανθρώπινο σώμα). Στον αγωγό γείωσης ασφαλείας ρέουν πάντα ξένα ρεύματα.

Όταν μιλάμε για τρανζίστορ MOS, υπάρχουν βασικά έξι τύποι ρεύματος διαρροής σε συσκευές μικρού καναλιού:

- ❖ Ρεύμα διαρροής σύνδεσης ανάστροφης πόλωσης-pn(Reverse bias-pn)
Οι κόμβοι αποστράγγισης/πηγής(drain/source) και υποστρώματος(substrate) σε ένα τρανζίστορ MOS έχουν αντίστροφη πόλωση κατά τη λειτουργία του τρανζίστορ. Αυτό έχει ως αποτέλεσμα ένα αντίστροφο ρεύμα διαρροής στη συσκευή. Αυτό το ρεύμα διαρροής μπορεί να οφείλεται σε μετατόπιση/διάχυση μειοψηφικών φορέων στην αντίστροφη πολωμένη περιοχή και δημιουργία ζεύγους ηλεκτρονίων-οπών λόγω του φαινομένου της χιονοστιβάδας. Το ρεύμα διαρροής αντίστροφης πόλωσης της σύνδεσης pn εξαρτάται από τη πρόσμιξη (doping) και την περιοχή της ενωσης.

Για τη διασταύρωση pn με έντονη πρόσμιξη περιοχών αποχέτευσης/πηγής και υποστρώματος, το φαινόμενο σήραγγας ζώνης σε ζώνη (band-to-band tunneling BTBT) κυριαρχεί στο ρεύμα διαρροής αντίστροφης πόλωσης. Στη σήραγγα ζώνης σε ζώνη, τα ηλεκτρόνια διέρχονται απευθείας από τη ζώνη σθένους(valence) της περιοχής p στη ζώνη διαγωγιμότητας(conduction) της περιοχής n. Το φαινόμενο BTBT είναι ορατό για ηλεκτρικά πεδία μεγαλύτερα από 10^6 V/cm.

- ❖ Υποκατώφλι ρεύμα διαρροής (Subthreshold leakage)
Όταν η τάση πύλης(gate) είναι μικρότερη από την τάση κατωφλίου (V_{th}) αλλά μεγαλύτερη από το μηδέν, το τρανζίστορ λέγεται ότι είναι πολωμένο στην περιοχή υποκατωφλίου ή ασθενής αναστροφής(subthreshold or weak inversion). Σε ασθενή αναστροφή, η συγκέντρωση των φορέων μειοψηφίας είναι μικρή αλλά όχι μηδενική. Σε αυτή τη περίπτωση, για τυπικές τιμές του $|V_{DS}| > 0,1V$ και ολόκληρη η πτώση τάσης λαμβάνει χώρα στη ένωση pn αποστράγγισης-υποστρώματος.

Η συνιστώσα ηλεκτρικού πεδίου μεταξύ της αποστράγγισης και της πηγής, παράλληλα με τη διεπαφή Si-SiO₂, είναι μικρή. Λόγω αυτού του αμελητέου ηλεκτρικού πεδίου, το ρεύμα μετατόπισης είναι αμελητέα και το ρεύμα υποκατωφλίου αποτελείται κυρίως από ρεύμα διάχυσης.

- ❖ Κατέβασμα φραγμού που προκαλείται από την αποχέτευση (Drain-induced)
Το ρεύμα διαρροής υποκατωφλίου(Subthreshold leakage) οφείλεται κυρίως στο χαμήλωμα του φραγμού που προκαλείται από την αποστράγγιση(drain-induced barrier lowering) ή στο DIBL. Στις συσκευές μικρού καναλιού, η περιοχή εξάντλησης(depletion region) της αποστράγγισης(drain) και η πηγή(source) αλληλεπιδρούν μεταξύ τους και μειώνουν το φραγμό δυναμικού στην πηγή. Η πηγή μπορεί στη συνέχεια να εγχύσει φορείς φόρτισης στην επιφάνεια του καναλιού με αποτέλεσμα το ρεύμα διαρροής υποκατωφλίου.

Το DIBL είναι έντονο σε υψηλές τάσεις αποστράγγισης και συσκευές μικρού καναλιού.

- ❖ Διοχέτευση σήραγγας μέσα και μέσω ρεύματος διαρροής οξειδίου πύλης




Figure 1.2.5

Σε συσκευές μικρού καναλιού, ένα λεπτό οξείδιο πύλης έχει ως αποτέλεσμα υψηλά ηλεκτρικά πεδία σε όλο το στρώμα SiO₂

Χαμηλό πάχος οξειδίου με υψηλά ηλεκτρικά πεδία έχει ως αποτέλεσμα τη διοχέτευση ηλεκτρονίων από το υπόστρωμα προς την πύλη και από την πύλη προς το υπόστρωμα μέσω του οξειδίου της πύλης (gate), με αποτέλεσμα το ρεύμα σήραγγας οξειδίου πύλης.

Εξετάστε τα διαγράμματα ζώνης ενέργειας όπως φαίνεται.

Το πρώτο διάγραμμα, Σχήμα α, είναι ένα τρανζίστορ MOS επίπεδης ζώνης, δηλ. όπου δεν υπάρχει φορτίο σε αυτό.

Όταν ο ακροδέκτης της πύλης (gate) είναι θετικά πολωμένος, το διάγραμμα ζώνης ενέργειας αλλάζει όπως φαίνεται στο δεύτερο διάγραμμα, σχήμα b. Τα ηλεκτρόνια στην ισχυρά ανεστραμμένη επιφανειακή σήραγγα μέσα ή μέσω της στιβάδας SiO₂ δημιουργούν ρεύμα πύλης.

Από την άλλη πλευρά, όταν εφαρμόζεται αρνητική τάση πύλης, τα ηλεκτρόνια από τη σήραγγα πύλης n+ πολυπυριτίου μέσα ή μέσω του στρώματος SiO₂ δημιουργούν ρεύμα πύλης, όπως φαίνεται στο σχήμα c.

- ❖ Ρεύμα διαρροής λόγω έγχυσης θερμού φορέα από το υπόστρωμα στο οξείδιο της πύλης

Στις συσκευές μικρού καναλιού, το υψηλό ηλεκτρικό πεδίο κοντά στη διεπιφάνεια υποστρώματος-οξειδίου ενεργοποιεί τα ηλεκτρόνια ή τις οπές και διασχίζουν τη διεπιφάνεια υποστρώματος-οξειδίου(substrate-oxide) για να εισέλθουν στο στρώμα οξειδίου. Αυτό το φαινόμενο είναι γνωστό ως έγχυση θερμού φορέα. Αυτό το φαινόμενο είναι πιο πιθανό να επηρεάσει τα ηλεκτρόνια παρά τις τρύπες. Αυτό συμβαίνει επειδή τα ηλεκτρόνια έχουν μικρότερη αποτελεσματική μάζα και μικρότερο ύψος φραγμού σε σύγκριση με τις οπές.

- ❖ Ρεύμα διαρροής λόγω χαμηλώματος αποστράγγισης που προκαλείται από την πύλη (GIDL)
- Σε ένα τρανζίστορ NMOS με υπόστρωμα τύπου p. Όταν υπάρχει αρνητική τάση στον ακροδέκτη της πύλης(gate), τα θετικά φορτία συσσωρεύονται ακριβώς στη διεπαφή οξειδίου-υποστρώματος. Λόγω των συσσωρευμένων οπών στο υπόστρωμα, η επιφάνεια συμπεριφέρεται ως περιοχή p με μεγαλύτερη πρόσμιξη από το υπόστρωμα.

Αυτό έχει ως αποτέλεσμα μια πιο λεπτή περιοχή εξάντλησης στην επιφάνεια κατά μήκος της διεπαφής αποστράγγισης-υποστρώματος (drain-substrate), σε σύγκριση με το πάχος της περιοχής εξάντλησης στο μεγαλύτερο μέρος.

Λόγω μιας λεπτής περιοχής εξάντλησης και υψηλότερων ηλεκτρικών πεδίων, το φαινόμενο χιονοστιβάδας και η διάνοιξη σήραγγας ζώνης σε ζώνη, συνυπάρχουν. Έτσι, δημιουργούνται μειοψηφικοί φορείς στην περιοχή αποστράγγισης (drain) κάτω από την πύλη και ωθούνται στο υπόστρωμα από την αρνητική τάση πύλης. Αυτό προσθέτει στο ρεύμα διαρροής.




Figure 1.2.6

2. Διηλεκτρικά υψηλής διηλεκτρικής σταθερας

2.1 Εισαγωγή

Πρόσφατα, διάφορες μαθηματικές αλλά και πειραματικές έρευνες επιχειρούν την μείωση των διαστάσεων των τρανζίστορ για την ευρύτερη βελτίωση της απόδοσης των ηλεκτρικών συσκευών.

Διαισθητικά αυτό που φαίνεται λογικό, είναι με την μείωση των διαστάσεων του στοιχείου, να ληφθούν και τα ανάλογα αποτελέσματα. Αυτό που θα περιμέναμε και ο λόγος που επιχειρούμε την μείωση των διαστάσεων των τρανζίστορ, είναι η μικροτερη καταναλωτική ισχύ και η μεγαλύτερη ποσότητα τρανζίστορ ανα επιφάνεια άρα επομένως και μεγαλύτερη επεξεργαστική ισχύ, όπως βέβαια και πολλά ακόμα πλεονεκτήματα.

Στην πράξη αυτό δεν συμβαίνει. Κάνοντας downscaling (μείωση κλίμακας) σε υπερβολικό βαθμό τα στοιχεία μεταβάλλουν χωρίς κάποια ακριβή πρόβλεψη την συμπεριφορά τους, γεγονός το οποίο ευθύνεται στα φαινόμενα μικρου διαύλου (SCE).

Μια κύρια αδυναμία των short channel devices είναι τα φαινόμενα SCE, τα οποία μεταβάλλουν αρνητικά την απόδοση των στοιχείων. Ακόμη, η συνεχή μείωση των φυσικών διαστάσεων των MOSFET επίσης μας οδηγεί σε ένα ακόμα πρόβλημα, το υψηλό ρεύμα διαρροής, γεγονός ανεπιθύμητο καθώς έχει ως συνέπεια την υψηλή κατανάλωση ενέργειας.

Το πυρίτιο (Si) ήταν από πάντα στο επίκεντρο της τεχνολογίας, έχει κυριαρχήσει τον χώρο της ηλεκτρονικής με αμέτρητες εφαρμογές και μελέτες πάνω στις ιδιότητες του στοιχείου αυτού.

Αλλά, η συνεχής επέκταση της χρήσης του πυριτίου έχει αρχίσει και ελαττώνεται χάριν θεμάτων που σχετίζονται με το scaling.

Οπότε φτάνοντας στο σήμερα, devices τεχνολογίας στην περιοχή των νανομέτρων, λαμβάνοντας υπ' όψιν την σμίκρυνση των διαστάσεων, η αξιοπιστία και η απόδοση των FET (field-effect transistor)

Si-based είναι θέμα το οποίο μας φερνει στην θέση να αναθεωρήσουμε κάποια στανταρ και ίσως να κοιτάζουμε προς νέες τεχνολογίες.

Τα διηλεκτρικά υψηλής διηλεκτρικής σταθερας k (high- k dielectrics) ως εφαρμογή για μονωτή της πύλης του τρανζίστορ MOSFET, έχουν απασχολήσει σε πολύ μεγάλο βαθμό έρευνες τόσο στην μικροηλεκτρονική αλλά και στην νανοηλεκτρονική βιομηχανία.

Έχει παρατηρηθεί πως όταν συγκλινουμε σε μεγαλύτερες διηλεκτρικές σταθερές, το ρεύμα διαρροής ελαττώνεται όπως και τη τάση κατωφλίου (V_t), επίσης πολλές ακόμα παράμετροι που επηρεάζονται από τα SCE παρουσιάζουν καλύτερα αποτελέσματα.

Η σημαντικότητα της επιλογής ενός κατάλληλου διηλεκτρικού πύλης για να καταστείλει την παρουσία των SCE και τα ρεύματα διαρροής του MOSFET, παρουσιάζεται στην παρούσα εργασία μετά από εκτεταμένη μελέτη βιβλίων, επιστημονικών άρθρων και ερευνών.

Τι είναι τα διηλεκτρικά υλικά?

Τα διηλεκτρικά υλικά είναι ουσίες οι οποίες είναι κακοί αγωγοί του ηλεκτρισμού. Επίσης ονομάζονται και ως μονωτές με πολύ καλή αγωγή των ηλεκτροστατικών πεδίων. Η ροή του ρεύματος διατηρείται στο ελάχιστο μεταξύ των δύο φορτισμένων πόλων χωρίς την παρεμπόδιση της ροής των ηλεκτροστατικών γραμμών. Το ηλεκτροστατικό πεδίο μπορεί επίσης να αποθηκεύσει ενέργεια. Σημαντικές ιδιότητες ενός διηλεκτρικού είναι η ικανότητά του να άγει το ηλεκτροστατικό πεδίο ενώ να καταναλώνει την ελάχιστη ενέργεια, αποβάλλοντας την με την μορφή θερμότητας. Το μικρότερο το ποσό ενέργειας που καταναλώνεται και αποβάλλεται με την μορφή θερμότητας, το αποδοτικότερο που είναι το διηλεκτρικό υλικό.

Παραδείγματα ενωσεων με χαμηλη διηλεκτρικη σταθερα περιλαμβανουν το κενό, τον ξηρό αέρα, και τα αμιγή ξηρά αέρια όπως το ήλιο και το άζωτο. Διηλεκτρικά με μέτρια διηλεκτρική σταθερά αποτελούν τα κεραμικά, το απιονισμένο νερό, το χαρτί, mica, το πολυαιθυλένιο (polyethylene) και το γυαλί. Τα οξειδία μετάλλων συνήθως έχουν υψηλή διηλεκτρική σταθερά.

Περιορισμοί του SiO₂

Το διοξείδιο του πυριτίου χρησιμοποιείται ανέκαθεν σαν διηλεκτρικό στα τρανζίστορ MOSFET για την απομόνωση του καναλιού από το μεταλλικό ακροδέκτη της πύλης. Παρουσιάζει πολλά στοιχεία που το καθιστούν κατάλληλο για αυτή την θέση. Το διοξείδιο του πυριτίου έχει υψηλή διαπερατότητα, όπως επίσης και μεγάλο ενεργειακό χάσμα πράγμα πολύ χαρακτηριστικό για ένα διηλεκτρικό, ακόμη το πυρίτιο δεν είναι σχετικά δύσκολο να κατασκευαστεί - είναι εύκολα προσβάσιμο, πράγμα που καθιστά την παραγωγή του SiO₂ πιο εύκολη, σχετικά με μια περίπτωση στην οποία το υλικό θα ήταν ένα σπάνιο στοιχείο. Μπορεί εύκολα να αναπτυχθεί πάνω σε δομές MOS, επίσης αντέχει θερμοκρασίες έως και 1600°C, είναι ένα υλικό ιδανικό για διηλεκτρικό πύλης MOSFET.

Επίσης παρουσιάζει κάποια μειονεκτήματα. Τα οφέλη της μείωσης των διαστάσεων των ηλεκτρικών στοιχείων έχει σαν εύλογο αποτέλεσμα την μείωση του μεγέθους των τρανζίστορ. Ομοίως, μειώνοντας το μέγεθος των τρανζίστορ είναι ανάλογο πως θα μειωθεί το πάχος του οξειδίου της πύλης. Η μείωση του διηλεκτρικού όμως, φτάνει σε ένα όριο και δεν μπορεί να συρρικνωθεί όσο θα επιθυμούσαμε, ο λόγος είναι ότι μειώνοντας τις διαστάσεις σε ένα τόσο μικρό επίπεδο, γίνονται πιο έντονα τα φαινόμενα μικρού καναλιού και ειδικότερα τα ρεύματα διαρροής της πύλης. Η μείωση του οξειδίου της πύλης δεν μπορεί να συνεχίσει διότι κβαντικά φαινόμενα που δεν ήταν ορατά πριν, αρχίζουν να κυριαρχούν. Υπάρχει ακόμα ο κίνδυνος της κατάρρευσης του ίδιου του υλικού.

Για τους παραπάνω λόγους είναι ανάγκη να εφεύρουμε διηλεκτρικά υψηλής διηλεκτρικής σταθεράς, που θα είναι ικανά να ανταπεξέλθουν στις νέες απαιτήσεις.

Διηλεκτρικά υλικά υψηλής διηλεκτρικής σταθεράς

Τα διηλεκτρικά με υψηλή διηλεκτρική σταθερά χρησιμοποιούνται ως διηλεκτρικά πύλης σε τρανζίστορ MOSFET. Τα υλικά αυτά δίνουν μεγάλες τιμές C_{ox} (χωρητικότητα οξειδίου) επηρεάζοντας έτσι την τάση κατωφλίου και επιπρόσθετα τον τρόπο λειτουργίας του στοιχείου. Τα διηλεκτρικά υψηλής διηλεκτρικής σταθεράς θα πρέπει να ελαχιστοποιούν το ρεύμα διαρροής, μειώνοντας την κατανάλωση ενέργειας και μειώνοντας τα κβαντικά φαινόμενα όπως το φαινόμενο σήραγγας, θα πρέπει να είναι επίσης σταθερά πάνω από υποστρώματα πυριτίου. Στρώματα διηλεκτρικών υψηλής διαπερατότητας χρησιμοποιούνται σε παχιά φύλλα για να μειώσουν το ρεύμα διαρροής και να βελτιώσουν την ευρύτερη αξιοπιστία του διηλεκτρικού στρώματος της πύλης, ηλεκτρικού πάχους ίσου με ενός ultra-thin SiO_2 στρώματος.

Material name	Material symbol
Silicon dioxide	SiO_2
Silicon nitride	Si_3N_4
Aluminum oxide	Al_2O_3
Yttrium oxide	Y_2O_3
Tantalum pentoxide	Ta_2O_5
Cerium oxide	CeO_2
Hafnium oxide	HfO_2
Lanthanum oxide	La_2O_3
Titanium dioxide	TiO_2

Figure 2.1.1 Λίστα με ονόματα στοιχείων και ο συμβολισμός τους.

Sl. no.	Gate dielectric material	Dielectric constant, k	Energy bandgap, eV
1	SiO_2	3.9	9
2	Al_2O_3	8	8.8
3	HfO_2	25	6
4	La_2O_3	30	6
5	TiO_2	80	3.5

Figure 2.1.2 Σχετικές διηλεκτρικές σταθερές και ενεργειακά χάσματα από διάφορα οξείδια πύλης.

Ιδιότητες υλικών υψηλής διηλεκτρικής σταθεράς

Τα υλικά με υψηλή διηλεκτρική σταθερά φαίνεται να είναι η κατάλληλη λύση στις νέες απαιτήσεις της τεχνολογίας όσον αφορά τα προβλήματα που εμφανίζονται με την συρρίκνωση των διαστάσεων. Παρ' ολ' αυτά, δεν μπορεί οποιοδήποτε υλικό το οποίο θα έχει υψηλό k (διηλεκτρική σταθερά) να χρησιμοποιηθεί σαν διηλεκτρικό πύλης σε τρανζίστορ MOSFET. Γενικά, κάποιο υλικό high- k (υψηλής διηλεκτρικής σταθεράς) θα πρέπει να πληρεί κάποιες προϋποθέσεις:

- 1) *Υψηλή διηλεκτρική σταθερά:* Αρχικά, λόγω του υψηλού κόστους παραγωγής εναλλακτικών υλικών οξειδίου πύλης, η διηλεκτρική σταθερά θα πρέπει να είναι αρκετά μεγάλη για να υποστηρίξει τις βελτιώσεις των επιδόσεων της βιομηχανίας των ολοκληρωμένων κυκλωμάτων.
- 2) *Ενεργειακό χάσμα και ύψος φράγματος:* Για να μειωθεί το ρεύμα διαρροής της πύλης, απαιτείται ένα επαρκές ενεργειακό χάσμα από το διηλεκτρικό υλικό. Επίσης, Το ύψος του φράγματος είναι σημαντικό καθώς επηρεάζει το ρεύμα διαρροής οφειλόμενο στο φαινόμενο σήραγγος.
- 3) *Θερμοδυναμική σταθερότητα:* Σε υψηλές θερμοκρασίες, το άμορφο υλικό οξειδίου της πύλης έχει την πιθανότητα να μετατραπεί σε κρύσταλλο. Το υλικό σε αυτή την μορφή μπορεί να σχηματίσει αγωγίμια μονοπάτια γεγονός το οποίο μπορεί να οδηγήσει σε ρεύμα διαρροής μέσω της πύλης. Το αποτέλεσμα θα είναι ο σχηματισμός μιας διεπαφής διηλεκτρικού low- k .
- 4) *Ποιότητα διεπαφής:* Η πιθανότητα σχηματισμού πυριτικού άλας στα υλικά υψηλής διηλεκτρικής σταθεράς k και στο πυρίτιο θα πρέπει να αποφεύγεται, καθώς είναι πιθανό να δημιουργήσει αγωγίμια μονοπάτια οδηγώντας σε ρεύμα διαρροής μέσω της πύλης.
- 5) *Συμβατότητα διαδικασίας:* Η διαδικασία παρασκευής του διηλεκτρικού πύλης υψηλού k (διηλεκτρική σταθερά) θα πρέπει να είναι συμβατή με την τρέχον διαδικασία κατασκευής των CMOS (συμπληρωματικά τρανζίστορ επίδρασης πεδίου), αλλά και άλλων υλικών που χρησιμοποιούνται στα ολοκληρωμένα κυκλώματα CMOS.
- 6) *Σταθερό φορτίο διηλεκτρικόν:* Η διεπαφή οξειδίου-υποστρώματος πρέπει να κρατάει στο ελάχιστο τα σταθερά φορτία οξειδίου και τα παγιδευμένα φορτία της διεπαφής για να ελαχιστοποιηθεί η σκέδαση των φορέων στο κανάλι. Η παρουσία αυτών των φορτίων στην διεπαφή μειώνει την ευκινησία των ηλεκτρονίων στο κανάλι (NMOS, οπες αντίστοιχα για τα PMOS).
- 7) *Αξιοπιστία και μεγάλη διάρκεια ζωής:* Η αξιοπιστία στις δομές πύλης high- k (υψηλής διηλεκτρικής σταθεράς) μπορούν να επηρεαστούν από το διεπιφανειακό στρώμα καθώς και από το στρώμα του διηλεκτρικού υλικού υψηλού k (διηλεκτρική σταθερά). Λόγω της παγίδευσης των φορτίων στο οξείδιο, προκύπτουν σοβαρά προβλήματα στην αξιοπιστία βασισμένα στην αστάθεια της τάσης κατωφλίου (V_t). Εδώ φαίνεται ξεκάθαρα το πρόβλημα μεταξύ της σύνδεσης επίδοσης και αξιοπιστία στο τρανζίστορ τύπου MOSFET.

Προκλήσεις υλικών με υψηλή διηλεκτρική σταθερά

Οι προκλήσεις των διηλεκτρικών high-k (υψηλής διηλεκτρικής σταθεράς) είναι οι εξής:

- Μείωση της ευκινήςιας.
- Σταθερά φορτία.
- Φαινόμενα hot carrier λόγω μείωσης του ενεργειακού φράγματος για τις οπές και τα ηλεκτρόνια.
- Διάχυση οξυγόνου και προσμιξη στο υπόστρωμα του πυριτίου.
- Παγίδευση φορτίων και μετατόπιση της τάσης κατωφλίου (V_t).

2.2 Η εξάρτηση της συμπεριφοράς του MOSFET από το διηλεκτρικό της πύλης

Το παρόν κεφάλαιο έχει ως σκοπό την μαθηματική ερμηνεία των πειραματικών αποτελεσμάτων τα οποία συλλέξαμε και επεξεργαστήκαμε. Τα νούμερα και τα πειραματικά αποτελέσματα που συλλέχθηκαν από τις μελέτες, όπως και η συμπεριφορά αυτών των στοιχείων σε περιβάλλον σαν αυτά που ενδιαφερόμαστε, ακολουθούν κάποιες αρχές και υπακούουν σε κάποιους νόμους. Υπάρχουν κάποιοι θεμελιώδη κανόνες (a.k.a. formulas / εξισώσεις μεταβλητών) που μας καθοδηγούν στην ανάπτυξη ενός νέου υλικού που θα βοηθήσει παγκοσμίως την ανάπτυξη στον χώρο της τεχνολογίας, ιδίως των MOSFET και για τα οποία πραγματευόμαστε στην παρόν εργασία. Απαραίτητη προϋπόθεση για να προχωρήσουμε στην παρουσίαση των συμπερασμάτων/μετρήσεων από τις μελέτες και τις έρευνες που θα παρουσιαστούν, είναι η στοιχειώδης κατανόηση των εξισώσεων και των συσχετίσεων ανάμεσα στα μεγέθη με τα οποία θα ασχοληθούμε στο υπόλοιπο της εργασίας.

Άξιο αναφοράς, είναι να υπογραμμίσουμε το γεγονός πως πολλές εξισώσεις βαίνουν απο θεμελιώδεις αξιώματα, προσεγγίσεις αλλά και παραδοχές. Οι εξισώσεις που θα ακολουθήσουν δεν αφορούν ένα μέτρο-κανόνα, αλλά ένα μέτρο ως προς την απόκτηση μιας γενικής εικόνας όσον αφορά τα MOSFET. Όπως σε κάθε πειραματική μελέτη ενός στοιχείου ή ακόμα πιο γενικά, σε κάθε περίπτωση που απαιτεί μια μοντελοποίηση, το μοντέλο συνήθως είναι ενδογενώς περίπλοκο. Λαμβάνοντας προσεγγίσεις και παραδοχές είμαστε ικανοί να αποκτήσουμε μία εικόνα ως προς το πως θα μπορούσε να συμπεριφερθεί το μοντέλο μας σε ένα δεδομένο περιβάλλον με κάποιους ίσως παραμέτρους. Οι εξισώσεις που ακολουθούν είναι βασισμένες στο EKV μοντέλο κατα κόρων, με εξαιρέσεις όπως το κεφάλαιο “Tunneling Probability” όπου παρατίθενται ξεχωριστή μελέτη. Είναι σημαντικό να έχουμε ένα αρχικό μοντέλο να βασιζόμαστε, μια βασική αρχή να ξεκινήσουμε, όμως αυτό δεν σημαίνει ότι για κάθε νέα τεχνολογία MOS που εμφανίζεται, θα διέπουν οι ίδιοι νομοί, να ισχυει απαραίλλαχο το μοντέλο.

Λίστα Βασικών Μεταβλητών

k	Dielectric Constant
E_g	Band Gap
t_{ox}	Oxide Thickness
ϵ_o	Permittivity of Free Space
ϵ_{ox}	Permittivity of Oxide
ϵ_s	Permittivity of Silicon
ϵ_{SiO_2}	Permittivity of SiO_2
C_{ox}	Oxide Capacitance per Unit Area
C_G	Gate Capacitance
EOT	Equivalent Oxide Thickness
ϵ_{high-k}	High-k Dielectric material Permittivity
T_{high-k}	High-k Dielectric material Thickness
ϕ_{ms}	Contact Potential of Body material to Gate material (“Work Function Difference” Potential)
ϕ_0	Surface Potential of two-terminal MOS Structure in strong inversion
Q_o	Effective Interface Charge
Q_B	Depletion Region Charge per Unit Area

Η σημασία του διηλεκτρικού της πύλης




Figure 2.2.1 Ο νόμος του Moore. Το γράφημα παρουσιάζει πως είναι ολοένα δυσκολότερο να διατηρηθεί σταθερή η αύξηση των τρανζίστορ ανα επιφάνεια. Την “δυσκολία” αυτή την περιγράφει η μπλε καμπύλη. (Ο νόμος του Moore απεικονίζεται με την πράσινη γραμμή).




Figure 2.2.2 Ο τροποποιημένος νόμος του Moore μπορεί να απεικονίσει καλύτερα τα δεδομένα αποδοσης των επεξεργαστών.

Ο νόμος του Moore προτείνει ότι το οξειδίο της πύλης θα έχει μειωθεί στα 1.5 nm μέχρι το έτος 2006. Καθώς το downscaling συνεχίζεται όπως και η ανάγκη για πιο γρήγορους επεξεργαστές, το SiO₂ δεν έχει την διηλεκτρική σταθερά για να ανταπεξέλθει στην μείωση των διαστάσεων μέχρι το 2006. Αν το πάχος μειωθεί, hot electrons, ηλεκτρόνια υψηλής ενέργειας μπορούν μέσω σήραγγας να περάσουν το στρώμα του οξειδίου προσθέτοντας στο φορτίο του διηλεκτρικού. Αυτό μπορεί να οδηγήσει σε βλάβη του στοιχείου με τον χρόνο.

Η πυκνότητα του οξειδίου (C_{ox}) συμπεριφέρεται σαν ένας πυκνωτής με παράλληλες πλάκες οι οποίες διαχωρίζονται από το πάχος του οξειδίου της πύλης (t_{ox}). Συγκεκριμένα, οι δύο πλάκες αποτελούνται από τον μεταλλικό ακροδέκτη της πύλης και το καναλι που διαμορφώνεται, την περιοχή του ημιαγωγού. Το ρεύμα που ρέει στο καναλι είναι αντιστρόφως ανάλογο από το πάχος του οξειδίου. Μειώνοντας το πάχος του οξειδίου έχει επίσης σαν αποτέλεσμα electron tunneling, χάνοντας έτσι τον έλεγχο πάνω στην τάση πύλης. Ο τύπος της χωρητικότητας του οξειδίου (ανα μονάδα εμβαδού της πύλης - F/m²) δίνεται από την παρακάτω σχέση [1][2][14].

$$C_{ox} = \frac{\epsilon_{ox}}{t_{ox}} \quad \text{και αφού, } \epsilon_{ox} = \epsilon_o k_{ox} \text{ τότε}$$

$$C_{ox} = \frac{\epsilon_o \cdot k}{t_{ox}}$$

Όπως βλέπουμε το πάχος του οξειδίου επηρεάζει άμεσα την πυκνότητα του οξειδίου, μειώνοντας το πάχος οδηγούμαστε σε μεγαλύτερα ρεύματα διαρροής. Για την αποφυγή της χρησιμοποίησης λεπτών στρωμάτων οξειδίου, πολλές έρευνες διεξάγονται με σκοπό την εύρεση υλικών high-k που θα καθιστά δυνατή την χρησιμοποίηση οξειδίων μεγαλύτερου πάχους, χωρίς όμως να μειωθεί η πυκνότητα και η διαγωγιμότητα του τρανζίστορ.

Η απόδοση high-speed λογικών κυκλωμάτων εξαρτάται από το ρεύμα κορεσμού, ονομαζόμενο ως ρεύμα οδήγησης. Το ρεύμα κορεσμού για ένα MOSFET n-τύπου, μπορεί να γραφεί ως εξής [13][16]:

$$I_D = \frac{\beta_n \cdot (V_{GS} - V_{th})^2}{2}$$

$$\text{όπου } \beta_n = \mu_n C_{ox} \left(\frac{W}{L} \right)$$

Παρατηρούμε ότι:

$$\beta_n \propto C_{ox} \Rightarrow \beta_n \propto \frac{1}{t_{ox}}$$

Συνδυάζοντας τις πάνω σχέσεις εύκολα αποδεικνύεται ότι [13]:

$$I_D \propto \frac{1}{t_{ox}}$$

Ακολουθώντας αυτή την λογική αποδεικνύουμε μαθηματικά ότι η μείωση του στρώματος του οξειδίου έχει σαν αποτέλεσμα να αυξήσει την χωρητικότητα οξειδίου, πράγμα το οποίο οδηγεί σε μεγαλύτερα ρεύματα οδήγησης I_D του device για την ίδια τάση πύλης.

Equivalent oxide thickness - EOT

Το οξείδιο της πύλης καθορίζει τον καλό έλεγχο του MOSFET ο οποίος εξαρτάται από την χωρητικότητα του οξειδίου του εκάστοτε φύλλου διηλεκτρικού. Το Ισοδύναμο Πάχος Οξειδίου (EOT) ορίζεται ως το πάχος του SiO_2 που μπορεί αποκτήσει την ίδια χωρητικότητα από ένα οποιοδήποτε άλλο high-k οξείδιο. Η έκφραση του EOT δίνεται από τον παρακάτω τύπο [6].

$$EOT = T_{high-k} \frac{\epsilon_{\text{SiO}_2}}{\epsilon_{high-k}}$$

Θεωρώντας ως ϵ_{SiO_2} την διαπερατότητα του SiO_2 , ϵ_{high-k} την διαπερατότητα του διηλεκτρικού πύλης high-k και T_{high-k} να είναι το φυσικό πάχος του διηλεκτρικού με την υψηλή διηλεκτρική σταθερά.

Έστω $\epsilon_{\text{SiO}_2} / \epsilon_{high-k} \ll 1$, τότε το πάχος του διηλεκτρικού (T_{high-k}), είναι πολύ πιο παχύ από το EOT, σαν αποτέλεσμα το ρεύμα διαρροής λόγω το φαινόμενο της σήραγγας μειώνεται σημαντικά.

Τάση Κατωφλίου

Η τάση κατωφλίου είναι μια πολύ σημαντική παράμετρος η οποία καθορίζει την τάση της πύλης που χρειάζεται για να δημιουργηθεί αγώγιμο κανάλι και κατα συνέπεια την λειτουργία του MOSFET. Θα αποδείξουμε χρησιμοποιώντας μαθηματικούς τύπους που μοντελοποιούν μια δομή σαν αυτή (EKV MODEL) την εξάρτηση της παραμέτρου V_T από το οξειδίο, όπως επίσης και από την διηλεκτρική σταθερά του, πράγμα το οποίο θα επαληθευτεί στο πειραματικό στάδιο '2.3' της εργασίας.

Ο τύπος για την τάση κατωφλίου μπορεί να δοθεί ως εξής [2].

$$V_T = \varphi_{ms} - \frac{Q_o}{C_{ox}} + \varphi_o - \frac{Q_B}{C_{ox}}$$

Όπως είναι ξεκαθαρο από τον τύπο υπάρχει άμεση συσχέτιση της V_T με το C_{ox} .
Θυμίζω ότι $C_{ox} \propto k$, επομένως από την παραπάνω σχέση προκύπτει ότι:

$$V_T \propto \frac{1}{C_{ox}} \Rightarrow V_T \propto \frac{1}{k}$$

Άρα η τάση κατωφλίου επηρεάζεται άμεσα από το οξειδίο που θα επιλέξουμε για να μονόσουμε την πύλη από το κανάλι στην MOS δομή μας.

Επίσης, αποδεικνύεται ότι $V_T \propto t_{ox}$ αφού $C_{ox} \propto \frac{1}{t_{ox}}$.

Tunnelling Probability

Το SiO₂ συνήθιζε να είναι το ιδανικό οξείδιο για την πύλη των τρανζίστορ MOSFET. Πλέον, όμως το SiO₂ δεν έχει παραμείνει η προτεινόμενη επιλογή για την θέση αυτή και ο λόγος που κυριαρχεί είναι τα ρεύματα διαρροής. Ένα σημαντικό ποσό των ρευμάτων διαρροής μέσω της πύλης οφείλεται στο φαινόμενο της σήραγγας, ονομάζεται tunnelling leakage current.

Πρόσφατα, πολλές μελέτες συμπεριλαμβάνουν τόσο μαθηματικές όσο και πειραματικές έρευνες με σκοπό την μείωση των διαστάσεων των στοιχείων χωρίς όμως να μειωθεί η επίδοση. Το ενδιαφέρον κέντρισε το tunnelling current. Θα παρουσιάσουμε σε αυτό το κεφάλαιο μελέτες που έχουν γίνει πάνω στο ρεύμα διαρροής μέσω σήραγγας. Συγκεκριμένα θα βασιστούμε σε πρόσφατες έρευνες που έχουν διεξαχθεί για τον θεωρητικό υπολογισμό την πιθανότητας ενός ηλεκτρονίου να βρεθεί στην περιοχή του διαύλου. Έχει αποδοθεί μια μαθηματική φύση στην δομή που πραγματεύεται η παρόν εργασία, την οποία και θα παρουσιαστεί. Η κατανόηση των πειραματικών μετρήσεων προϋποθέτει την θεωρητικο-μαθηματική κατανόηση της λειτουργίας και των φαινομένων γύρω από το στοιχείο για το οποίο μιλάμε, το MOSFET.

Το oxide-tunnelling leakage current εξαρτάται από το πάχος του οξειδίου. Τα μικρότερα πάχη του διηλεκτρικού στρώματος είναι ο κύριος λόγος για την κβαντικοποίηση της ενέργειας μεταξύ καναλιού-πύλης. Αυτό το φαινόμενο της κβαντικοποίησης της ενέργειας βοηθάει στην δημιουργία επιπλέον ροής ρεύματος από την πύλη προς το κανάλι, πράγμα το οποίο αποκαλείται oxide tunnelling current (ρεύμα διαρροής οξειδίου λόγω φαινομένου σήραγγας).

Η πυκνότητα του oxide-tunneling leakage current εξαρτάται από την πυκνότητα πιθανότητας (probability density) των φορέων που ρέουν μέσα στο κανάλι.

Η ακόλουθη εξίσωση διατήρησης της πιθανότητας έχει χρησιμοποιηθεί από διάφορους ερευνητές για την ανάλυση της κβαντομηχανικής συμπεριφοράς MOS devices μικρού διαύλου.

$$\partial \rho / \partial t = - \nabla \cdot j$$

Εξίσωση διατήρησης της πιθανότητας [5].

Όπου:

$$j = i \times (\hbar/2\pi) \times (1/2m) \times [\Psi \nabla \Psi^* - \Psi^* \nabla \Psi]$$

$$i = (-1)^{1/2}$$

$\rho = \Psi^* \Psi$ (Probability density where, Ψ is periodic wave function of the electron)

$\Psi^* =$ is the complex conjugate of the wave function

$$\hbar = h/2\pi = 1.055,106 \times 10^{-34} \text{ J.s} = 6.582119 \times 10^{-16} \text{ eV.s}$$

Λύνοντας την χρονικά ανεξάρτητη εξίσωση Schrödinger (η συνάρτηση που ακολουθεί) για particle wave συναρτήσεις, βρίσκουμε την κβαντοποίηση των ενεργειακών σταθμών και την διακύμανση του επιφανειακού δυναμικού κατά την εγκάρσια κατεύθυνση μόνο, δηλαδή κατά μήκος του βάθους του καναλιού ή κανονικά, στην διεπαφή οξειδίου-πυριτίου.

Το επόμενο σχήμα (2.2.3) δείχνει το tunnelling ενός φορτίου από το κανάλι στην πύλη μέσω ενός ορθογώνιου τοίχους δυναμικού ύψους E_b (eV) και πλάτους t_{ox} (μm). Αυτή η συμπεριφορά του οξειδίου της πύλης, είναι όμοια με την συμπεριφορά του κβαντικού πηγαδιού πεπερασμένου βάθους.

Για δομές MOSFET μικρού διαύλου αυτή η συμπεριφορά είναι πιο έντονη συγκριτικά με MOSFET ενός μεγαλύτερου καναλιού.

Συμπερασματικά, το φαινόμενο σήραγγας είναι αντιστρόφως ανάλογο του μήκους του καναλιού.

Η εξίσωση Schrödinger μπορεί να θεωρηθεί η καλύτερη προσέγγιση για την ανάλυση του ρεύματος διαρροής λαμβάνοντας υπ' όψιν την κυματική φύση του ηλεκτρονίου [5].

$$d^2\Psi / dx^2 = - (2m/\hbar)[E - U(x)] \Psi(x)$$

Χρονικά ανεξάρτητη εξίσωση Schrödinger [5].

Όπου:

m = mass of the electron (0.911×10^{-27} g)

$\hbar$ = Planck's constant (1.054×10^{-34} J.S)

$\Psi(x)$ = The periodic wave function of the electron.

E = Energy of the electron.

$U(x)$ = Serves the boundary condition of the wave functions with respect to position.

$U(x) = E_b$; $x < 0$ (channel region)

$U(x) = 0$; $0 \leq x \leq t_{ox}$ (dielectric region)

$U(x) = E_b$; $x > t_{ox}$ (gate region)




Figure 2.2.3 Wave tunnelling through the potential barrier of height E_b and width W , which is the thickness of gate material (t_{ox}).

Σύμφωνα με την κλασική μηχανική, το ηλεκτρόνιο δεν έχει αρκετή ενέργεια για να διαπεράσει μέσω σήραγγας το οξείδιο. Ωστόσο, κβαντομηχανικά, υπάρχει μια μη μηδενική πιθανότητα το ηλεκτρόνιο να διαπεράσει το στρώμα του διηλεκτρικού μέσω σήραγγας και να βρεθεί στην πύλη του MOSFET.

Προσεχώς θα αποδειχθεί το άνωθεν γεγονός, αφού επίσης θα αποδείξουμε μαθηματικά την σχέση της πιθανότητας το ηλεκτρόνιο να διαπεράσει το διηλεκτρικό. Εν κατακλείδι θα βρούμε την σχέση αυτή που θα συνδέει το tunnelling probability με την διηλεκτρική σταθερά του οξειδίου, με άλλα λόγια την εξάρτηση του ρεύματος διαρροής λόγω του φαινομένου της σήραγγας με την διηλεκτρική σταθερά του οξειδίου του MOSFET, καταλήγοντας τελικά σε αυτό που η εργασία ενδιαφέρεται περισσότερο.

Με βάση της εξίσωσης του Schrödinger και κάποιες προσεγγίσεις θεωρησης πως για ένα πλατύ και υψηλό φράγμα η διάδοση του ηλεκτρονίου είναι πολύ δύσκολη, καταλήγουμε στην παρακάτω εξίσωση για την tunnelling probability.

Tunnelling equation for the calculation of tunnelling probability [5].

$$T(t_{ox}, E) = 16 \frac{E}{E_b} \left(1 - \frac{E}{E_b}\right) e^{-2k_0 t_{ox}}$$

Όπου, k_0 και k_1 μήκη κύματος των ηλεκτρονίων στις περιοχές του διαύλου και της πύλης αντίστοιχα. Λαμβάνοντας την παράμετρο t_{ox} ως το παχος οξειδίου υλικού SiO_2 , το ισοδύναμο πάχος οξειδίου για ένα διηλεκτρικό high-k δίνεται ως εξής:

Equivalent oxide thickness for high-k materials [5].

$$EOT = \frac{\epsilon_{high-k}}{\epsilon_{SiO_2}} t_{ox} \Leftrightarrow EOT = \frac{\epsilon_{high-k}}{3.9} t_{ox}$$

Revised tunnelling equation for the calculation of tunnelling probability [5].

$$T(t_{ox}, E) = 16 \frac{E}{E_b} \left(1 - \frac{E}{E_b}\right) e^{-2k_0 EOT}$$

Απο την εξίσωση tunnelling παρατηρούμε ότι: $T(t_{ox}, E) \propto \frac{1}{t_{ox}}$, άρα αφού $EOT > t_{ox}$ (EOT high-k, t_{ox} SiO_2 oxide material), αποδεικνύεται ότι:

$$T(t_{ox}, E)_{SiO_2} > T(t_{ox}, E)_{high-k}$$

Η πιθανότητα tunnelling μειώνεται για διηλεκτρικά υλικά με μεγάλη διηλεκτρική σταθερά, μειώνεται επομένως και το ρεύμα διαρροής λόγω φαινομένου της σήραγγας.

2.3 Η επίδραση των διηλεκτρικών υψηλής διηλεκτρικής σταθερας στην επίδοση του τρανζίστορ MOSFET

Σε αυτό το κεφάλαιο θα μελετήσουμε πώς μεταβάλλει ένα διηλεκτρικό high-k τις επιδόσεις του τρανζίστορ τύπου MOSFET. Θα διερευνήσουμε πώς αλλάζουν οι χαρακτηριστικές εισόδου-εξόδου του στοιχείου, όπως επίσης και κάποια ακόμα χαρακτηριστικά που μας ενδιαφέρουν που σχετίζονται με την απόδοση συναρτήσεως της διηλεκτρικής σταθεράς. Θα μελετήσουμε τις επιδόσεις που υπόσχονται τα υλικά high-k να βελτιώσουν. Θα αποφανθούμε αν είναι κατάλληλα για την εφαρμογή της συγκεκριμένης τεχνολογίας στον αναπτυξιακό χώρο των ολοκληρωμένων κυκλωμάτων. Θα δούμε πειραματικά αποτελέσματα από μελέτες που έχουν διεξαχθεί για τον απώτερο σκοπό, την αντικατάσταση του SiO_2 από υλικά που μπορούν να φέρουν εις πέρας την προσπάθεια την συρρικνωση των διαστάσεων των τρανζίστορ MOSFET. Θα δούμε και θα αναλύσουμε τις χαρακτηριστικές που έχουν διεξαχθεί, καταλήγοντας σε ανάλογα αποτελέσματα.

Οι πηγές για κάθε γράφημα (όπως και για κάθε εικόνα στο κείμενο) συμπεριλαμβάνονται στο τέλος, σε περίπτωση που επιθυμεί να ανατρέξει ο αναγνώστης.

Γραφική παράσταση του ενεργειακού χάσματος διηλεκτρικών σταθερας k μεγαλύτερης του Διοξειδίου του Πυριτίου.




Figure 2.3.1 Plot of dielectric constants of various oxides vs. band gap (E_g).

Tunnelling Probability

Γραφικές παραστάσεις της πιθανότητας το ηλεκτρόνιο να διαπεράσει το διηλεκτρικό μέσω σήραγγας για οξείδια πάχους 5 nm, 10 nm, 15 nm, 18 nm και 20 nm για διάφορες παραλλαγές high-k διηλεκτρικών υλικών. Στον κατακόρυφο άξονα απεικονίζεται η διαπερατότητα του κάθε διηλεκτρικού υλικού, στον οριζόντιο η tunnelling probability.




Figure 2.3.2 Dielectric constant ($\epsilon_{\text{high-k}}$) vs. tunnelling probability ($T(t_{\text{ox}}, E)$) for 5 nm thickness gate materials.




Figure 2.3.3 Dielectric constant ($\epsilon_{\text{high-k}}$) vs. tunnelling probability ($T(t_{\text{ox}}, E)$) for 10 nm thickness gate materials.




Figure 2.3.4 Dielectric constant (ϵ_{high-k}) vs. tunnelling probability ($T(t_{ox}, E)$) for 15 nm thickness gate materials.




Figure 2.3.5 Dielectric constant (ϵ_{high-k}) vs. tunnelling probability ($T(t_{ox}, E)$) for 18 nm thickness gate materials.




Figure 2.3.6 Dielectric constant (ϵ_{high-k}) vs. tunnelling probability ($T(t_{ox}, E)$) for 20 nm thickness gate materials.

Το σχήμα που ακολουθεί αναπαριστά συμπυκνωμένα τις τιμές των προηγούμενων γραφημάτων σε μορφή πίνακα.

E (p-Type Si) in eV	t_{ox} (in nm)	Material	ϵ_{high-k}	E_b in eV	$T(t_{ox}, E)$
3.4	5	SiO ₂	3.9	8.76	6.9939e-16
		Si ₃ N ₄	7.5	5.0	3.0444e-45
		Al ₂ O ₃	9	7.0	8.7541e-53
		Y ₂ O ₃	15	5.6 [15]	6.19e-76
		Ta ₂ O ₅	22	4 [16]	2.1818e-96
		CeO ₂	23	3.19 [17]	0
		HfO ₂	25	5.8 [18]	1.4715e-103
		La ₂ O ₃	30	5.18 [19]	6.1468e-115
		TiO ₂	80	3.09 [20, 21]	0
3.4	10	SiO ₂	3.9	8.76	1.2873e-31
		Si ₃ N ₄	7.5	5.0	2.6621e-90
		Al ₂ O ₃	9	7.0	1.9174e-105
		Y ₂ O ₃	15	5.6 [15]	1.004e-151
		Ta ₂ O ₅	22	4 [16]	2.3335e-192
		CeO ₂	23	3.19 [17]	0
		HfO ₂	25	5.8 [18]	5.5791e-207
		La ₂ O ₃	30	5.18 [19]	1.047e-229
		TiO ₂	80	3.09 [20, 21]	0
3.4	15	SiO ₂	3.9	8.76	2.3695e-47
		Si ₃ N ₄	7.5	5.0	2.3278e-135
		Al ₂ O ₃	9	7.0	4.1997e-158
		Y ₂ O ₃	15	5.6 [15]	1.6284e-227
		Ta ₂ O ₅	22	4 [16]	2.4958e-288
		CeO ₂	23	3.19 [17]	0
		HfO ₂	25	5.8 [18]	2.1153e-310
		La ₂ O ₃	30	5.18 [19]	0
		TiO ₂	80	3.09 [20, 21]	0
3.4	18	SiO ₂	3.9	8.76	8.5829e-57
		Si ₃ N ₄	7.5	5.0	2.1477e-162
		Al ₂ O ₃	9	7.0	1.0654e-189
		Y ₂ O ₃	15	5.6 [15]	5.4676e-273
		Ta ₂ O ₅	22	4 [16]	0
		CeO ₂	23	3.19 [17]	0
		HfO ₂	25	5.8 [18]	0
		La ₂ O ₃	30	5.18 [19]	0
		TiO ₂	80	3.09 [20, 21]	0

(continued)

E (p-Type Si) in eV	t_{ox} (in nm)	Material	ϵ_{high-k}	E_b in eV	$T(t_{ox}, E)$
3.4	20	SiO ₂	3.9	8.76	4.3613e-63
		Si ₃ N ₄	7.5	5.0	2.0355e-180
		Al ₂ O ₃	9	7.0	9.1987e-211
		Y ₂ O ₃	15	5.6 [15]	2.6413e-303
		Ta ₂ O ₅	22	4 [16]	0
		CeO ₂	23	3.19 [17]	0
		HfO ₂	25	5.8 [18]	0
		La ₂ O ₃	30	5.18 [19]	0
		TiO ₂	80	3.09 [20, 21]	0

Figure 2.3.7 Tunnelling probability of electron for n-channel MOSFET

Απο τα άνωθεν συμπεραίνουμε πρώτα, ότι αυξάνοντας το πάχος του οξειδίου η πιθανότητα για tunnelling μειώνεται και κατα δεύτερων, το υλικό που χρησιμοποιείται για το διηλεκτρικό της πύλης παίζει άμεσο ρόλο, αυξάνοντας την διηλεκτρική σταθερά το tunnelling probability μειώνεται εκθετικά.

Μετά την συντομη ανάλυση που έχει προηγηθεί (από το κεφάλαιο ‘2.2’) για το tunnelling probability, το φαινόμενο αυτό έχει βάση και εξήγηση για να αποτελέσματα που έχουμε λάβει, τα αποτελέσματα επίσης επαληθεύουν τους υπολογισμούς που έχουν προηγηθεί.

Μας ενδιαφέρει άμεσα αυτή η μελέτη διότι αποδεικνύει ότι με ένα high-k dielectric material το tunnelling ρεύμα διαρροής μειώνεται σημαντικά.

Short Channel Effects (SCE)

Θα μελετήσουμε την επίδραση των high-k διηλεκτρικών στα φαινόμενα μικρού διαύλου. Εξ αρχής μιλήσαμε για τα φαινόμενα που αναπτύσσονται μικραίνοντας τις διαστάσεις των τρανζίστορ, φαινόμενα που είναι ανεπιθύμητα. Τα φαινόμενα SCE αυξάνουν την κατανάλωση, κάνουν την συμπεριφορά του MOSFET απρόβλεπτη λόγω της ύπαρξης περισσότερων επιρροών στην διαμόρφωση του ρευματος στο κανάλι εκτός αυτή της πύλης. Τα φαινόμενα που αναπτύσσονται μικραίνοντας το κανάλι είναι ο λόγος που δεν μπορούμε να συνεχίσουμε να μικραίνουμε τις διαστάσεις των τρανζίστορ. Θα παρουσιάσουμε πώς αλλάζει η συμπεριφορά των τρανζίστορ MOSFET όσον αφορά τα SCE, άρα και η απόδοση, χρησιμοποιώντας ένα διηλεκτρικό high-k.

DIBL




Figure 2.3.8 DIBL variation for transistors with different dielectric material.

Σχεδιάγραμμα DIBL για διαφορά διηλεκτρικά υψηλής διηλεκτρικής σταθερας με παραλλαγές από διάφορους τύπους MOSFET.

Όπως φαίνεται από το διάγραμμα, το DIBL βελτιώνεται με ένα high-k διηλεκτρικό.

SS




Figure 2.3.9 SS variation for different gate dielectrics for DG and GAA MOSFET.




Figure 2.3.10 SS variation for transistors with different dielectric material.

Και στα δύο διαγράμματα είναι εμφανές πως η SS είναι μικρότερη όταν χρησιμοποιείται διηλεκτρικό με υψηλότερη διηλεκτρική σταθερά. Μια μικρότερη τιμή της SS, σημαίνει πως το device θα είναι πιο efficient (χαμηλότερη κατανάλωση) καθώς επίσης, θα είναι πιο μικρός ο χρόνος που θα χρειαστεί για να μεταβεί από την κατάσταση της αποκοπής στη κατάσταση “on”.

Αποδεικνύεται λοιπόν πως ένα high-k υλικό είναι ικανότερο να καταστείλει τα φαινόμενα μικρου διαύλου και ως εκ τούτου να βελτιώσει τις επιδόσεις των MOSFET.




Figure 2.3.11 Off current for different k values for DG.




Figure 2.3.12 Off current for different k values for GAA.




Figure 2.3.13 I_{off} variation for transistors with different dielectric material.

Τα παραπάνω σχήματα παρουσιάζουν το ρεύμα στην κατάσταση “off” - αποκοπής για διάφορους τύπους MOSFET.

Όπως φαίνεται από τα διαγράμματα το ρεύμα διαρροής μειώνεται εκθετικά καθώς προσεγγίζουμε διηλεκτρικά υψηλότερης σταθεράς k . Η μείωση του ρεύματος στην κατάσταση “off” βασικά εξηγείται λόγω της ύψωσης του φράγματος δυναμικού που έχουν να αντιμετωπίσουν οι φορείς.

Το οξείδιο SiO_2 αντικαθίσταται από διηλεκτρικά υλικά high- k constant με σκοπό να αποφεύγεται το tunnelling όταν το πάχος του οξειδίου μειώνεται πέραν των 2 nm. Οπότε λοιπόν, high- k διηλεκτρικά χρησιμοποιούνται αντικαθιστώντας το Διοξείδιο του Πυριτίου, με την ίδια χωρητικότητα λιγότερο leakage tunnelling current μπορεί να επιτευχθεί, εξαιρετικής σημασίας συμπέρασμα αφού το leakage current είναι βασικός εχθρός των short-channel devices.




Figure 2.3.14 Comparison of on current for DG and GAA.




Figure 2.3.15 I_{on} variation for the transistors with different dielectrics.

Οι γραφικές αναπαριστούν το ρεύμα στην κατάσταση “on” συγκριτικά με διηλεκτρικά μεγάλης σταθεράς k . Το ρεύμα στην κατάσταση “on” είναι επίσης μια πολύ σημαντική παράμετρος του device καθώς καθορίζει την δυνατότητα fan-in και fan-out του κυκλώματος (digital circuits). Επομένως, μεγαλύτερο I_{on} σημαίνει καλύτερη επίδοση.

Το on current αυξάνεται όταν το οξειδίο της πύλης αντικαθίσταται με ένα διηλεκτρικό μεγαλύτερης διηλεκτρικής σταθεράς συγκριτικά με το SiO_2 .

$$I_{on}/I_{off}$$




Figure 2.3.16 I_{on}/I_{off} variation for the transistors with different dielectrics.

Το γράφημα 2.3.16 αναπαριστά το πηλίκιο I_{on}/I_{off} για διάφορες διηλεκτρικές σταθερές high-k υλικών. Ο λόγος I_{on}/I_{off} βελτιώνεται για μεγαλύτερες διηλεκτρικές σταθερές. Ο λόγος I_{on}/I_{off} χρησιμοποιείται για να γίνει benchmark πάνω στα MOSFET. Αν το device παρουσιάσει μεγαλύτερο λόγο I_{on}/I_{off} είναι κατάλληλο για high-speed logic και για low power εφαρμογές.




Figure 2.3.17 V_{th} with increasing dielectric constant between DG and GAA.

Το άνωθεν σχηματικό παρουσιάζει την χαρακτηριστική V_{th} για παραλλαγές high-k διηλεκτρικών υλικών για τρανζίστορ DG και GAA. Με την αύξηση της σταθεράς k παρατηρείται ότι η τάση κατωφλίου μειώνεται. Γεγονός το οποίο επαληθεύεται σύμφωνα με τους θεωρητικούς υπολογισμούς που αναλύσαμε στο κεφάλαιο ‘2.2’.

Το SiO₂ παρουσιάζει την μεγαλύτερη τιμή σε κάθε περίπτωση. Είναι γνωστό ότι τα high-k materials είναι πιο κατάλληλα από το γνωστό SiO₂ εξαιτίας του μικρότερου πάχους που απαιτείται, το οποίο μειώνει την τάση κατωφλίου και βελτιώνει τα leakage currents χαρακτηριστικά του device.

Drain Current

Σε αυτό το σημείο θα παρατηρήσουμε τις χαρακτηριστικές εισόδου-εξόδου για MOSFET τρανζίστορ για διάφορες παραλλαγές όσον αφορά το πάχος οξειδίου και το high-k διηλεκτρικό. Θα δούμε πώς μπορεί η διηλεκτρική σταθερά να επηρεάσει τις επιδόσεις που το τρανζίστορ MOSFET που είναι ικανό να αποδώσει. Μας δίνουν σημαντικές πληροφορίες για την καινούργια τεχνολογία καθώς παράλληλα μας δίνουν μια εικόνα περί τίνος αλλάζει πάνω στην συμπεριφορά του device, πληροφορίες που θα επεξεργαστούμε μετέπειτα στα συμπεράσματα μας.

Αρχικά θα παρουσιαστούν οι παραλλαγές για το πάχος οξειδίου της πύλης. Θα ακολουθήσουν αργότερα οι ίδιες χαρακτηριστικές με παραλλαγή το διηλεκτρικό υλικό.

Αριστερά τοποθετείται η χαρακτηριστική εξόδου, δεξιά βρίσκεται η χαρακτηριστική εισόδου. Οι παραλλαγές αφορούν το πάχος οξειδίου t_{ox} .




Figure 2.3.18 Drain characteristic for different oxide thickness JLT.




Figure 2.3.19 Gate characteristic for different oxide thickness JLT.

Το ρεύμα που διαμορφώνεται στο κανάλι ελέγχεται κατα βάση από την πύλη του MOSFET, η χωρητικότητα C_{ox} έχει τεράστια επιρροή στο gate control. Το πάχος του διαλέγουμε για το οξείδιο έχει άμεση επίδραση στην χωρητικότητα του οξειδίου της πύλης. Φαίνονται παραπάνω οι χαρακτηριστικές εισόδου και εξόδου ενός τρανζίστορ JLT με ηλεκτρόδιο πύλης από Αλουμίνιο. Παρατηρείται ότι το ρεύμα απαγωγού στην κατάσταση “on” αυξάνεται με την μείωση του t_{ox} , γεγονός που εξηγείται όπως έχουμε αποδείξει στο κεφάλαιο ‘2.2’, μειώνοντας το πάχος του οξειδίου αυξάνεται η χωρητικότητα C_{ox} επομένως θα αυθηθεί και το ρεύμα του απαγωγού, ως εκ τούτου και το on current.

Οι χαρακτηριστικές που ακολουθούν αφορούν παραλλαγές για διαφορετικά διηλεκτρικά στην πύλη.

Η επόμενη χαρακτηριστική απεικονίζει το ρεύμα του απαγωγού ως προς την τάση V_D για διάφορα διηλεκτρικά υλικά. Όπως βλέπουμε το ρεύμα στον κορεσμό είναι μεγαλύτερο για υλικά με μεγαλύτερη σταθερά k , το ρεύμα απαγωγού για το υλικό HfO_2 φτάνει στον κορεσμό πιο γρήγορα συγκριτικά με τα υπόλοιπα διηλεκτρικά.




Figure 2.3.20 Drain characteristic of JLT with different gate dielectrics.

Θα ακολουθήσουν τρία γραφήματα χαρακτηριστικών εισόδου MOSFET για διάφορα διηλεκτρικά υλικά. Παρατηρούμε την αύξηση του ρεύματος για high-k διηλεκτρικά, η κλίση αυξάνεται επίσης. Παρατηρούμε το ρεύμα κορεσμού είναι μεγαλύτερο για μεγαλύτερες διηλεκτρικές σταθερές.




Figure 2.3.21 Gate characteristics of JLT with different dielectrics.




Figure 2.3.22 $I_D - V_{GS}$ characteristics of DG for different constant values at $V_{DS}=1.0V$




Figure 2.3.23 $I_D - V_{GS}$ characteristics of GAA for different constant values.

Ακολουθεί πίνακας με μετρήσεις πάνω στο ρεύμα απαγωγού για διάφορες τιμές διηλεκτρικής σταθεράς k , παράλληλα, για διαφορετικές παραλλαγές του πάχους οξειδίου t_{ox} .

Πιο πριν είχαμε αναλύσει την περίπτωση κάθε παραλλαγής ξεχωριστά, στην παρόν σελίδα παρουσιάζονται μετρήσεις [13] που έχουν καταγραφεί και για τις δύο παραμέτρους k , t_{ox} παρουσιασμένα υπο μορφή πίνακα. Για κάθε πάχος οξειδίου παρατηρείται το ρεύμα του απαγωγού για κάθε μια περίπτωση διηλεκτρικού υλικού.

Για κάθε υλικό αυξάνοντας το πάχος οξειδίου το ρεύμα του απαγωγού θα αυξηθεί, το ρεύμα του απαγωγού στην περιοχή του κόρου αυξάνεται επίσης με την αύξηση της σταθεράς k .

Τα αποτελέσματα είναι παρόμοια με τις προηγούμενες χαρακτηριστικές που προηγήθηκαν, η διαφορά του ρεύματος του απαγωγού στην περιοχή του κόρου ανα πάχος οξειδίου και διηλεκτρικής σταθεράς k φαίνεται στον παρακάτω πίνακα.

S. No.	Gate oxide thickness, t_d (nm)	Drain current, I_d (mA) for different Gate dielectric materials			
		I_d with SiO_2	I_d with Al_2O_3	I_d with $HfSiO_4$	I_d with HfO_2
1	100	0	0.2171	0.5554	4.0969
2	90	0	0.3791	0.8056	4.8779
3	80	0	0.6163	1.1476	5.867
4	70	0	0.9446	1.6191	7.1526
5	60	0	1.4443	2.2871	8.8824
6	50	0.0659	2.2003	3.2686	11.3271
7	40	0.3359	3.4062	4.801	15.0192
8	30	0.9938	5.5093	7.4276	21.2103
9	25	1.6157	7.236	9.5643	26.1771
10	20	2.6297	9.8572	12.7998	33.6547

Figure 2.3.24 Drain Current I_d with Different Gate Dielectric Materials.

Transconductance

Η διαγωγιμότητα αφορά ένα πολύ σημαντικό παράγοντα ως προς την άποψη που θα διαμορφώσουμε για την επίδοση του στοιχείου στα ηλεκτρονικά ισχύος. Εξασφαλίζει την σωστή λειτουργία του MOSFET καθώς βοηθάει τους μηχανικούς να επιλέξουν το κατάλληλο device για την εκάστοτε λειτουργία που θα πρέπει το στοιχείο να αντιπροσωπεύσει. Η διαγωγιμότητα εκφράζει πόσο μεγάλη ή πόσο έντονη θα είναι η αλλαγή στο ρεύμα εξόδου με μια δεδομένη αλλαγή στην τάση εισόδου. Μια μεγαλύτερη διαγωγιμότητα θα σήμαινε πως το στοιχείο είναι ικανό να δώσει περισσότερο κέρδος στην ενίσχυση ενός σήματος.

Τα επόμενα γραφήματα απεικονίζουν την διαγωγιμότητα MOSFET devices για διάφορα διηλεκτρικά στοιχεία. Παρατηρείται η αύξηση της διαγωγιμότητας του τρανζίστορ με high-k διηλεκτρικό στην πύλη, άρα και μεγαλύτερο gain στην έξοδο, το οποίο το κάνει πιο κατάλληλο για ενισχυτές.

Η παρακάτω γραφική παρουσιάζει τις χαρακτηριστικές της διαγωγιμότητας για το SiO₂ με σύγκριση δύο high-k dielectric materials.




Figure 2.3.25 Transconductance of JLT with different gate dielectrics.

Στο παρακάτω σχήμα είναι σχεδιασμένες σε γράφημα μετρήσεις πάνω στην διαγωγιμότητα MOSFET 4ων ειδών, DG, NW, InAs-NW και CNT. σε κάθε περίπτωση η διαγωγιμότητα παρουσιάζει αύξηση καθώς θα αυξηθεί η διηλεκτρική σταθερά του οξειδίου.




Figure 2.3.26 Transconductance characteristics for transistors with different dielectrics

Saturation Drain Current

Όπως έχουμε δει και προηγουμένως, με την αύξηση της σταθεράς k , το ρεύμα του απαγωγού θα αυξηθεί. Θα αυξηθεί, όπως είδαμε και το “on” current, το οποίο συμπίπτει εν τέλει με το ρεύμα κορεσμού. Το ρεύμα στον κορεσμό είναι το μέγιστο ρεύμα που θα μπορεί να μετρηθεί για μια δεδομένη πόλωση στην πύλη. Καθώς κάνουμε scale down περισσότερο ρεύμα διαρρέει το κανάλι, παρατηρούμε παρακάτω για την ίδια τάση πύλης V_D , το ρεύμα του απαγωγού θα αυξηθεί χρησιμοποιώντας διηλεκτρικά με υψηλότερη διηλεκτρική σταθερά.

Παρακάτω βλέπουμε τα συμπεράσματα που έχουν ήδη προκύψει από προηγούμενες χαρακτηριστικές, αυτή τη φορά με την μορφή μετρήσεων ρεύματος κορεσμού για κάθε διηλεκτρικό στοιχείο, για το εκάστοτε πάχος οξειδίου.




Figure 2.3.27 Change observed in drain current I_d , w.r.t. reduction in gate oxide thickness for different gate oxide materials.

Gate Capacitance - Cut-off Frequency - Switching delay

Παράλληλα με την μελέτη για την συμπεριφορά όσων αφορά τα SCE effects, είναι επίσης αξιοσημείωτη η μελέτη των μετρήσεων στην AC απόδοση, γεγονός το οποίο θα μας δώσει μια καθαρή εικόνα για την σύγκριση μεταξύ δύο MOSFET και επομένως για την σύγκριση δύο διηλεκτρικών.

Θα αξιολογήσουμε high-frequency και switching performance παραμέτρους για το MOSFET.

Η χωρητικότητα της πύλης C_g , αυξάνεται για high-k dielectrics, ακολουθεί η σύγκριση μεταξύ των διηλεκτρικών αλλά και 4ων τύπων MOSFET. Η παράμετρος cut-off frequency f_T εμφανίζει αύξηση με την αύξηση της σταθεράς k. Η αύξηση ευθύνεται στην παράλληλη αύξηση της διαγωγιμότητας με την χρήση διηλεκτρικών μεγαλύτερης διηλεκτρικής σταθεράς. Μια σημαντική παράμετρος για τα ψηφιακά κυκλώματα είναι η intrinsic delay / switching time τ . Η παράμετρος τ είναι ο χρόνος που χρειάζεται για έναν inverter να αλλάξει κατάσταση, το switch, την στιγμή που μία έξοδος του οδηγεί έναν άλλο μετατροπέα. Η καθυστέρηση μειώνεται με την αύξηση της σχετικής διαπερατότητας του οξειδίου.

Gate dielectric				
	Si DG	Si NW	InAs NW	CNT
(a) Differential gate capacitance C_g , F/m				
SiO ₂	3.197×10^{-5}	4.946×10^{-9}	5.799×10^{-9}	1.573×10^{-10}
Al ₂ O ₃	3.293×10^{-5}	5.466×10^{-9}	6.012×10^{-9}	1.971×10^{-10}
HfO ₂	4.146×10^{-5}	6.933×10^{-9}	6.209×10^{-9}	2.135×10^{-10}
La ₂ O ₃	4.592×10^{-5}	7.068×10^{-9}	6.401×10^{-9}	2.251×10^{-10}
TiO ₂	4.805×10^{-5}	8.333×10^{-9}	6.802×10^{-9}	2.576×10^{-10}
(b) Cut-off frequency f_T , Hz				
SiO ₂	5.855×10^6	8.252×10^{10}	1.679×10^{11}	7.746×10^{12}
Al ₂ O ₃	9.747×10^6	9.567×10^{10}	1.673×10^{11}	7.879×10^{12}
HfO ₂	9.886×10^6	9.760×10^{10}	2.374×10^{11}	8.206×10^{12}
La ₂ O ₃	8.991×10^6	9.856×10^{10}	2.399×10^{11}	8.374×10^{12}
TiO ₂	9.395×10^6	9.796×10^{10}	3.234×10^{11}	9.038×10^{12}
(c) Intrinsic switching delay τ , s				
SiO ₂	1.566×10^{-8}	1.208×10^{-12}	5.093×10^{-13}	1.35×10^{-14}
Al ₂ O ₃	1.145×10^{-8}	9.847×10^{-13}	4.460×10^{-13}	1.44×10^{-14}
HfO ₂	1.076×10^{-8}	6.903×10^{-13}	3.719×10^{-13}	1.27×10^{-14}
La ₂ O ₃	1.129×10^{-8}	6.645×10^{-13}	3.716×10^{-13}	1.26×10^{-14}
TiO ₂	1.125×10^{-8}	6.882×10^{-13}	3.520×10^{-13}	1.25×10^{-14}

Figure 2.3.28 (a) C_g , (b) f_T and (c) τ as a function of dielectric materials.

Η περίπτωση του υλικού TiO_2

Παρατηρώντας τις γραφικές παραστάσεις που έχουν προηγηθεί, εύκολα και εύλογα παρατηρούμε ότι το Διοξείδιο του Τιτανίου (TiO_2), αφού παρουσιάζει την μεγαλύτερη διηλεκτρική σταθερά, έχει και τα καλύτερα αποτελέσματα πάνω στις εκάστοτε μετρήσεις που έχουν διεξαχθεί, πράγμα το οποίο έχει ελκύσει το ενδιαφέρον πολλών ερευνητών. Το TiO_2 σαν το διηλεκτρικό με την υψηλότερη διηλεκτρική σταθερά έναντι των υπολοίπων που χρησιμοποιούνται ή είναι υπό μελέτη, εμφανίζει την μεγαλύτερη διηλεκτρική σταθερά. Θα δούμε λίγες μελέτες στοχευμένες ειδικά σε αυτό το υλικό, παρατηρήσεις, πορίσματα και αποτελέσματα που έχουν παρθεί. Αφού έχει την υψηλότερη διηλεκτρική σταθερά θα έπρεπε αν δεν είναι το κυρίαρχο υλικό για την μόνωση του καναλιού από την πύλη των τρανζίστορ MOSFET, να είναι μια από τις καλύτερες επιλογές, γεγονός όμως που δεν ισχύει.

Gate dielectric Material	Dielectric constant (k)	Energy bandgap E_g (eV)	Conduction band offset ΔE_c (eV)	Valence band offset ΔE_v (eV)
SiO_2	3.9	9	3.5	4.4
Al_2O_3	8	8.8	3	4.7
TiO_2	80	3.5	1.1	1.3
ZrO_2	25	5.8	1.4	3.3
HfO_2	25	5.8	1.4	3.3
Ta_2O_5	25	6	1.5	3.4
Y_2O_3	13	6	2.3	2.6
Yb_2O_3	27	4.3	2.3	0.9

Figure 2.3.29 High-k dielectric materials and their properties.

Το TiO_2 έχει την μεγαλύτερη διηλεκτρική σταθερά k έναντι των υπολοίπων διηλεκτρικών υλικών.

Μελέτη [17] έγινε πάνω στην σύγκριση του SiO_2 με το HfO_2 και το TiO_2 . Οι γραφικές απεικονίζουν την χαρακτηριστική εισόδου για διάφορα μοντέλα προσέγγισης για 40nm ή 60nm μήκος καναλιού σε κάθε μοντέλο.




Figure 2.3.30 (Αριστερά) Transfer characteristics of model device with drift diffusion model at $L_g=40\text{nm}$.




Figure 2.3.31 (Δεξιά) Transfer characteristics of model device with drift diffusion model at $L_g=60\text{nm}$.




Figure 2.3.32 (Αριστερά) Transfer characteristics of model device with MonteCarlo model at $L_g=40\text{nm}$.




Figure 2.3.33 (Δεξιά) Transfer characteristics of model device with MonteCarlo model at $L_g=60\text{nm}$.

Ακολουθούν γραφικά στατιστικές συγκρίσεις τρανζίστορ DG-MOSFET χρησιμοποιώντας ως διηλεκτρικά υλικά πύλης SiO_2 , HfO_2 και TiO_2 . Το μέτρο σύγκρισης είναι το ρεύμα του απαγωγού όταν το τρανζίστορ βρίσκεται στην κατάσταση “on”, το ρεύμα όταν το κανάλι έχει στραγγαλιστεί, το ρεύμα κορεσμού.




Figure 2.3.34 Comparison of performance parameter of DG-MOSFET with gate dielectric SiO₂ and HfO₂ at channel length 40nm and 60nm.




Figure 2.3.35 Comparison of performance parameter of DG-MOSFET with gate dielectric HfO₂ and TiO₂ at channel length 40nm and 60nm.




Figure 2.3.36 Comparison of performance parameter of DG-MOSFET with gate dielectric SiO₂ and TiO₂ at channel length 40nm and 60nm.

Σε κάθε πειραματική μέτρηση του ρεύματος του απαγωγού (2.3.30 - 2.3.33), για κάθε μήκος καναλιού, τα διηλεκτρικά με υψηλή διηλεκτρική σταθερά δίνουν καλύτερα αποτελέσματα, με το TiO_2 να παρουσιάζει την καλύτερη επίδοση.

Στα γραφήματα 2.3.34 - 2.3.36 παρουσιάζεται η σύγκριση των υλικών SiO_2 , HfO_2 και TiO_2 με κάθε συνδυασμό ανα δύο καταλήγοντας σε κάποια συμπεράσματα. Τα διηλεκτρικά υλικά high-k παρουσιάζουν καλύτερη απόδοση από το Διοξείδιο του Πυριτίου. Το Διοξείδιο του Τιτανίου εμφανίζει την μεγαλύτερη απόδοση σε σύγκριση με το SiO_2 αλλά και το high-k material HfO_2 .

Το μοντέλο MonteCarlo δίνει πιο ακριβή αποτελέσματα σε σύγκριση με το drift diffusion model [17].

Η παρόν μελέτη ([17]) παρουσιάζει την σύγκριση δύο high-k διηλεκτρικών, του HfO_2 , ένα υλικό το οποίο είναι από τα πιο προτιμητέα high-k διηλεκτρικά στην βιομηχανία [9], του TiO_2 με το γνωστό και από πάντα χρησιμοποιούμενο, το SiO_2 . Σύμφωνα με τα αποτελέσματα, μπορούμε εύλογα να απαντήσουμε πως το TiO_2 είναι η καλύτερη επιλογή για ένα διηλεκτρικό το οποίο απαιτείται να έχει υψηλή σταθερά k, πετυχαίνοντας το SCE effects suppression, έχει την καλύτερη επίδοση, όντας και το διηλεκτρικό με την υψηλότερη διηλεκτρική σταθερά.

Πέραν αυτής της μελέτης ([17]), έχουμε δει από προηγούμενα γραφήματα και μετρήσεις από μελέτες ([5] [6]) πως όντως το Διοξείδιο του Τιτανίου παρουσιάζει τα καλύτερα αποτελέσματα όσον αφορά το tunnelling probability [5], το SCE effects suppression όπως DIBL, SS, leakage current I_{off} , αλλά και I_{on} , $I_{\text{on}}/I_{\text{off}}$ και g_m όπως και άλλες παραμέτρους όπως C_g , f_T και τ [6]. Δεδομένου αυτού, είναι το πιο κατάλληλο υλικό για μόνωση του καναλιού της πύλης τρανζίστορ MOSFET σε δομές μικρού διαύλου, κάνοντας εφικτό το downscaling.

Το άνωθεν πόρισμα δεν ισχύει. Το Διοξείδιο του Τιτανίου δεν είναι το ιδανικό high-k οξείδιο. Το Διοξείδιο του Τιτανίου έχει πολλά υποσχόμενα προτερήματα, όμως εκτός από υψηλή διηλεκτρική σταθερά, ένα high-k υλικό είναι απαραίτητο να έχει μεγάλο ενεργειακό χάσμα επίσης. Το Διοξείδιο του Τιτανίου έχει ενεργειακό χάσμα 3.5 eV σε άμορφες δομές και 3.2 eV σε μορφή κρυστάλλου [10] (το ενεργειακό χάσμα του SiO_2 κυμαίνεται από 8.4 στα 11). Αυτά τα ενεργειακά χάσματα είναι κατάλληλα για έναν ημιαγωγό, όμως μεγαλύτερα χάσματα απαιτούνται για να δρα αποτελεσματικά σαν μονωτής το υλικό [10]. Είναι γνωστή αυτή η πρόκληση του οξειδίου TiO_2 , ενεργειακά χάσματα τέτοιας τιμής έχουν σαν αποτέλεσμα υψηλά ρεύματα διαρροής να εμφανιστούν στην πύλη λόγω tunneling, σε τέτοιο περιβάλλον το υλικό συμπεριφέρεται ως ημιαγωγός n τύπου [11]. Ενδιαφέρον προσπάθειες προσπαθούν να εκμεταλλευτούν την υψηλή διηλεκτρική σταθερά του Διοξειδίου του Τιτανίου, με την αποφυγή των γνωστών ελαττωμάτων του υλικού, μια τεχνική που εφαρμόστηκε ήταν η μίξη HfO_2 με TiO_2 σε διάφορες συγκεντρώσεις [18]. Οι δυσκολίες παρά ταύτα επικρατούν καθώς το οξείδιο αλληλεπιδρά με το υπόστρωμα.

3. Η επίδραση των μονωτικών υλικών της πύλης υψηλής διηλεκτρικής σταθερας στην απόδοση των τρανζίστορ τύπου SOI FinFet

Η βιομηχανία παραγωγής τρανζίστορ και ημιαγωγικών στοιχείων έχει κάνει σπουδαία βήματα τις τελευταίες δεκαετίες. Αυτό όμως έχει γίνει εφικτό με την συνεχή αποκλιμάκωση των διαστάσεων των τρανζίστορ. Το μέγεθος των στοιχείων έχει μειωθεί σαν αποτέλεσμα περισσότερα τρανζίστορ να μπορούν να κατανεμηθούν κατ' αναλογία στον ίδιο χώρο, γεγονός το οποίο ακολουθεί τον νόμο του Moore. Πρόσφατα όμως, η παρούσα διαδικασία downscaling δεν μπορεί να συνεχίσει με τον ίδιο ρυθμό, έχει φτάσει σε ένα όριο λόγω των φαινομένων μικρού διαύλου (SCEs) που εμφανίζονται. Στα τρανζίστορ με κανάλι μικρών διαστάσεων το μέγεθος και τα πάχη των υλικών στην περιοχή της πύλης είναι συρρικνωμένα επίσης, ως εκ τούτου η πύλη παύει να είναι το μόνο μέσο που έχει επίδραση πάνω στο κανάλι, οπότε φαινόμενα μικρού διαύλου και άλλοι περιορισμοί όπως ρεύματα διαρροής κυριαρχούν. Για να συνεχίσει η αποκλιμάκωση των στοιχείων, κρατώντας παράλληλα τα SCEs όσο πιο ήπια γίνεται, απαιτείται η εφεύρεση νέας τεχνολογίας τόσο στην δόμηση αλλά και στον σχεδιασμό των τρανζίστορ.

Για την συγχώνευση όσων περισσότερων τρανζίστορ γίνεται σε ένα ολοκληρωμένο κύκλωμα, όπως για παράδειγμα σε έναν επεξεργαστή, μια νέα δομή τρανζίστορ τύπου MOSFET εφευρέθηκε, ονομάζεται Silicon on Insulator (SOI). Η νέα δομή έχει εκτεταμένη χρήση αφότου επιτρέπει μεγαλύτερη ταχύτητα, καλύτερο ρεύμα οδήγησης και μείωση της συνολικής κατανάλωσης του κυκλώματος, καθώς το device αποκλιμακώνεται.

Η συμβατική δομή MOSFET έχει φτάσει σε ένα όριο στην τεχνολογία των νανόμετρων, κατα συνέπεια γεννιέται η ανάγκη για την ανάπτυξη μιας νέας σχεδίασης τρανζίστορ. Ανάμεσα σε πολλές δομές που έχουν σχεδιαστεί, μια συγκεκριμένη έχει φανεί ως η καλύτερη [23]. Το FinFet MOS τρανζίστορ έχει υπάρξει ως η πιο υποσχόμενη τεχνολογία που θα φέρει εις πέρας το μελλοντικό scaling των στοιχείων στο σημείο της κλίμακας των νανόμετρων, φαίνεται ως η πιο ικανή δομή να ηγηθεί της νανοτεχνολογίας [23]. Το τρανζίστορ FinFet έχει αποδώσει άριστα αποτελέσματα σχεδόν σε όλους τους τομείς που απαιτούνται, αυτή η επίδοση είναι που έχει χαρακτηρίσει την συγκεκριμένη σχεδίαση ως μια διακεκριμένη nanoscale τεχνολογία. Επίσης, το Fin Field-Effect τρανζίστορ θεωρείται ως μια ιδιαίτερα ελκυστική αρχιτεκτονική για την σχεδίαση ολοκληρωμένων κυκλωμάτων, αφού το συγκεκριμένο τρανζίστορ επιτρέπει μεγάλης πυκνότητας και υψηλής απόδοσης επεξεργαστών/τσιπ χαμηλής κατανάλωσης [22]. Ενδιαφέρον γεγονός να αναφερθεί είναι οι εκτεταμένες μελέτες που ενδιαφέρουν εταιρείες όπως η TSMC, Samsung και Intel πάνω στην συγκεκριμένη δομή MOS με στόχο την δημιουργία αποδοτικότερων επεξεργαστών [23].

Έχει παρατηρηθεί πως η πύλη έχει περιορισμένο έλεγχο πάνω στο κανάλι σε low-k τρανζίστορ, αυτό έχει σαν αποτέλεσμα την επιδείνωση της απόδοσης ενώ παράλληλα γίνεται πιο έντονη η παρουσία

των SCEs. Έτσι, την στιγμή που το downscaling φτάνει σε ένα όριο με βασική αιτία το tunneling leakage current, high-k SOI FinFet τρανζίστορ εμφανίζονται στο προσκήνιο, πολλές μελέτες στρέφουν την προσοχή τους σε αυτό τον τύπου MOS τρανζίστορ καθώς συνδυάζει πολλές μεθόδους σχεδιασμού οι οποίες έχουν στόχο την βελτίωση της απόδοσης των στοιχείων καθώς οι διαστάσεις συρρικνώνονται.

Όταν το στρώμα οξειδίου SiO_2 να φτάνει σε πάχος 2 nm το ρεύμα διαρροής λόγω oxide tunneling αυξάνεται απότομα. Έτσι, η αντικατάσταση του SiO_2 σαν οξειδιο μόνωσης καναλιού-πύλης είναι αναγκαία. Οξειδία high-k, διηλεκτρικής σταθεράς μεγαλύτερης του SiO_2 είναι η κατάλληλη λύση. Τα διηλεκτρικά high-k αυξάνουν την χωρητικότητα της πύλης, το ρεύμα οδήγησης χωρίς όμως τα φαινόμενα ρευμάτων διαρροής. Η χρήση των διηλεκτρικών υλικών high-k όμως δεν είναι αρκετή, τα SCEs μπορούν να βελτιωθούν περεταίρω. Τα Tri-Gate (TG) τρανζίστορ FinFet μπορούν να χρησιμοποιηθούν παράλληλα με high-k υλικά καθώς δείχνουν εξαιρετική ανοσία στα φαινόμενα μικρού διαύλου, αποφαίνονται η καλύτερη των επιλογών [19]. Εξηγείται η στρέψη της προσοχής στα high-k SOI FinFet τρανζίστορ για να συνεχιστεί η αποκλιμάκωση των στοιχείων.

Εχουμε δει χαρακτηριστικές και συμπεριφορές high-k MOSFET τρανζίστορ στο κεφάλαιο '2', bulk MOSFET, GAA MOSFET, DG MOSFET κ.α. Σε αυτό το κεφάλαιο θα μελετηθεί ειδικά μόνο το τρανζίστορ MOSFET high-k SOI FinFet. Έχει αναλυθεί γιατί έχει επιλεχθεί η συγκεκριμένη αρχιτεκτονική. Είναι η πιο υποσχόμενη δομή για το suppression των SCEs. Η ειδίκευση σε έναν συγκεκριμένο τύπο τρανζίστορ θα μας δώσει καλύτερη εικόνα για την επίδραση των διηλεκτρικών high-k στα τρανζίστορ MOSFET. Για κάθε τρανζίστορ η εφαρμογή ενός διηλεκτρικού υλικού high-k δεν είναι απαραίτητο να έχει τα ίδια αποτελέσματα, οπότε θα μελετήσουμε αποκλειστικά τον άνωθεν τύπο τρανζίστορ, έχει επιλεχθεί ο συγκεκριμένος αφότου τον χαρακτηρίζει η εξαιρετική απόδοση που εμφανίζει έναντι των υπόλοιπων δομών όταν μειώνονται οι διαστάσεις του στοιχείου.

3.1 Variety of high-k Dielectric Materials

Θα δούμε την δομή high-k SOI FinFet τρανζίστορ από τρεις οπτικές γωνίες. Θα κρίνουμε την απόδοση βάσει τριών περιβαλλόντων. Θα εξεταστεί η Analog, RF και Electrical Performance του στοιχείου. Θα αποφανθούμε την χρήση που θα έχει η δομή στο μέλλον. Η δομή πρέπει να εξεταστεί σε ένα ευρύ φάσμα από πειραματικές μετρήσεις για να αποκτήσουμε την πλήρη εικόνα για την σχεδίαση που έχει εφευρεθεί. Η Analog Performance αποτελείται από μετρήσεις σε Drain Current, SCEs όπως DIBL, SS, I_{on}/I_{off} , I_{off} και V_{th} . Η RF Performance περιλαμβάνει μετρήσεις σε παραμέτρους όπως g_m , C_{gg} , f_T , GFP & TFP, ενώ η Electrical Performance σε παραμέτρους όπως Surface Potential και Electron Mobility. Ακολουθεί 3D εικόνα και εγκάρσια διατομή του στοιχείου high-k SOI FinFet MOS.




Figure 3.1.1 (a) 3D schematic structure of high-k SOI FinFet with gate stack oxide, (b) Cross-sectional view of the device.




Figure 3.1.2 (a) 3D schematic structure of high-k SOI FinFet, (b) Cross-sectional view of the device.

Analog Performance

Drain Current




Figure 3.1.3 $I_D - V_{GS}$ characteristics of a TG FinFet with different gate oxide materials on a linear scale at $V_{DS} = 0.1V$. ($L_G = 14nm$, $T_{ox}(SiO_2) = 1nm$).




Figure 3.1.4 $I_D - V_{GS}$ characteristics of a TG FinFet with different gate oxide materials on a log scale at $V_{DS} = 0.1V$. ($L_G = 14nm$, $T_{ox}(SiO_2) = 1nm$).




Figure 3.1.5 Calibration of the studied 14nm SOI n-FinFet with experimental data. ($L_G = 20\text{nm}$, T_{ox} (HfO_2) = 4nm).




Figure 3.1.6 Transfer characteristic as a function of gate voltage for various high-k gate dielectrics on SOI-FinFet. ($L_G = 9\text{nm}$, $T_{\text{ox}} = 1\text{nm}$).

Παρουσιάζονται οι χαρακτηριστικές εισόδου τρανζίστορ SOI-FinFet σε γραμμική και λογαριθμική κλίμακα για διάφορα διηλεκτρικά πύλης. Απ' όλες τις χαρακτηριστικές το διηλεκτρικό HfO_2 παρουσιάζει την καλύτερη συμπεριφορά, καθώς παρέχει το υψηλότερο ρεύμα απαγωγού για μια δεδομένη τάση εισόδου. Το διηλεκτρικό HfO_2 διατηρεί το ελάχιστο το ρεύμα στην περιοχή του υποκατωφλίου λόγω του υψηλού φράγματος δυναμικού. Ακολουθεί χαρακτηριστική εξόδου τρανζίστορ SOI-FinFet.




Figure 3.1.7 I_D - V_{DS} characteristics of a TG FinFet with different gate dielectric materials at $V_{DS}=0.1\text{V}$. ($L_G = 14\text{nm}$, $T_{ox}(\text{SiO}_2) = 1\text{nm}$).

DIBL




Figure 3.1.8 Comparison of DIBL of aTG FinFet with various gate dielectric materials. ($L_G = 14\text{nm}$, $T_{\text{ox}}(\text{SiO}_2) = 1\text{nm}$).




Figure 3.1.9 Impact on DIBL with various high-k gate dielectrics SOI-FinFet. ($L_G = 9\text{nm}$, $T_{\text{ox}} = 1\text{nm}$).

Παρουσιάζονται μετρήσεις του φαινομένου DIBL. Το διηλεκτρικό HfO_2 επισκιάζει των υπολοίπων, το DIBL ελαχιστοποιείται οπότε αποδεικνύεται πως το στοιχείο έχει την καλύτερη απόδοση με την χρήση του HfO_2 σαν διηλεκτρικό πύλης.

SS




Figure 3.1.10 Variation of Subthreshold swing (SS) of a TG FinFet with various gate dielectric materials. ($L_G = 14\text{nm}$, $T_{\text{ox}}(\text{SiO}_2) = 1\text{nm}$).




Figure 3.1.11 Variation of subthreshold swing with various high-k gate dielectrics SOI-FinFet devices. ($L_G = 9\text{nm}$, $T_{\text{ox}} = 1\text{nm}$).

Αποδεικνύεται από τις γραφικές SS πώς για το διηλεκτρικό HfO_2 η κλίση στην υποκατώφλια περιοχή είναι ελάχιστη έναντι των υπολοίπων. Συμπεραίνοντας, παρουσιάζει την καλύτερη απόδοση (least leakage) [19].




Figure 3.1.12 Variation of I_{on}/I_{off} ratio of a TG FinFet with various gate dielectric materials. ($L_G = 14nm$, $T_{ox} (SiO_2) = 1nm$).




Figure 3.1.13 Switching characteristic comparison with various high-k gate dielectrics SOI-Fin-Fet devices. ($L_G = 9nm$, $T_{ox} = 1nm$).

Οι γραφικές απεικονίζουν το πηλίκο I_{on}/I_{off} . Το πηλίκο δείχνει σταδιακή αύξηση με το μέγιστο να ισχύει για το διηλεκτρικό υλικό HfO_2 το οποίο είναι σχεδόν πέντε φορές μεγαλύτερο από την τιμή του SiO_2 , παρέχοντας το ελάχιστο gate leakage.

I_{off}




Figure 3.1.14 Variation of off current (I_{off}) of a TG FinFet with various gate dielectric materials. ($L_G = 14\text{nm}$, $T_{\text{ox}}(\text{SiO}_2) = 1\text{nm}$).

Παρουσιάζεται το off current τρανζίστορ SOI-FinFet για διάφορα διηλεκτρικά υλικά. Το διηλεκτρικό υλικό με την υψηλότερη διηλεκτρική σταθερά παρουσιάζει το μικρότερο ρεύμα διαρροής, πράγμα το οποίο είναι εξαιρετικά επωφέλες, οδηγώντας σε καλύτερη απόδοση επίσης.

V_{th}




Figure 3.1.15 Variation of threshold voltage (V_{th}) of a TG n-FinFet with various gate dielectric materials, $V_{DS} = 0.1$ V. ($L_G = 14$ nm, $T_{ox}(SiO_2) = 1$ nm).




Figure 3.1.16 Threshold voltage variation with various high-k gate dielectric SOI-FinFet devices. ($L_G = 9$ nm, $T_{ox} = 1$ nm).

Στα άνωθεν σχήματα παρουσιάζονται οι μετρήσεις που έχουν γίνει πάνω στην τάση κατωφλίου για διάφορα διηλεκτρικά υλικά. Παρατηρείται η άνοδος της τάσης κατωφλίου με την αύξηση της διηλεκτρικής σταθεράς, πράγμα οξύμωρο όπως έχουμε δει και αποδείξει στο κεφάλαιο '2'. Στο κεφάλαιο '2' έχουμε αποδείξει πώς η τάση κατωφλίου μειώνεται με την αύξηση της διηλεκτρικής σταθεράς k , πράγμα το οποίο επαληθεύτηκε όπως είδαμε από μελέτες των οποίων τα αποτελέσματα και τις μετρήσεις εξάγαμε. Σε τρανζίστορ bulk SOI, bulk MOSFET, DG MOSFET αλλά και GAA MOSFET η τάση κατωφλίου μειώνεται με την αύξηση της διηλεκτρικής σταθεράς k , όπως θα περιμέναμε [7] [24] [25]. Στα τρανζίστορ SOI-FinFet όμως δεν συμβαίνει το ίδιο, όπως επαληθεύεται από τις μελέτες [19] [21]. Η μεγαλύτερη τιμή της V_{th} επιτυγχάνεται από το διηλεκτρικό HfO_2 , υποδεικνύοντας ακόμη μικρότερη διαρροή αλλά και μικρότερο σφάλμα και θόρυβο [19] [21].

Αποτελέσματα τα οποία έχουν παρθεί από πειραματική διαδικασία [20]. Συγκριση των μετρήσεων με διαφορετικές μετρήσεις σε τρανζίστορ 14-nm high-k SOI-FinFet.

14-nm SOI FinFET characteristics	This work	Ref. [1]	Ref. [2]
V_{dd}	800 mV	800 mV	800 mV
$V_{th}(\text{lin.})$	137.62 mV	-	162 mV
$V_{th}(\text{Sat.})$	120 mV	-	147 mV
$I_{on}(\text{lin.})$	8.11 μA	7.06 μA	7.64 μA
$I_{on}(\text{Sat.})$	53.6 μA	-	58.15 μA
$I_{off}(\text{lin.})$	1.89 nA	2.51 nA	1.43 nA
$I_{off}(\text{Sat.})$	4.22 nA	-	2.51 nA
$I_{on}/I_{off}(\text{lin.})$	4.29 e^3	-	5.32 e^3
$I_{on}/I_{off}(\text{Sat.})$	1.27 e^4	-	2.32 e^4
SS(lin.)	60.58 mV/dec	67 mV/dec	62.83 mV/dec
SS(Sat.)	64.91 mV/dec	-	63.45 mV/dec
DIBL	56 mV/V	55 mV/V	20.5 mV/V

Figure 3.1.17 Electrical Characteristics of 14-nm SOI FinFets. ($L_G = 20\text{nm}$, $T_{ox}(\text{HfO}_2) = 4\text{nm}$).

RF Performance




Figure 3.1.18 Behavior of the transconductance versus the gate-source voltage for a FinFet with different types of gate dielectric materials at $V_{ds}=0.05$ V. ($L_G = 20\text{nm}$, $T_{ox}(\text{HfO}_2) = 4\text{nm}$).




Figure 3.1.19 Transconductance as a function of gate voltage for various high-k gate dielectrics on SOI-FinFet. ($L_G = 9\text{nm}$, $T_{ox} = 1\text{nm}$).

Ανάμεσα σε όλες τις RF παραμέτρους, η διαγωγιμότητα είναι μια από τις πιο σημαντικές. Είναι πρωταρχικός παράγοντας αξιολόγησης της ποιότητας ενός στοιχείου για εφαρμογές στην συχνότητα των μικροκυμάτων και millimeter-wave applications. Απο τα γραφήματα βλέπουμε πως καθώς αυξάνεται η τάση V_{GS} η διαγωγιμότητα φτάνει σε ένα peak και έπειτα μειώνεται. Παρατηρούμε πως με την αύξηση της διηλεκτρικής σταθεράς η διαγωγιμότητα αυξάνεται επιτρέποντας μεγαλύτερη ενισχυτική ικανότητα.

$$C_{gg}$$




Figure 3.1.20 Behavior of the gate capacitance versus the gate-source voltage for a FinFet with different types of gate dielectric materials at $V_{ds}=0.05$ V. ($L_G = 20$ nm, $T_{ox}(\text{HfO}_2) = 4$ nm).




Figure 3.1.20 Behavior of the gate capacitance versus the gate-source voltage for a FinFet with different types of gate dielectric materials at $V_{ds}=0.05$ V. ($L_G = 20$ nm, $T_{ox}(\text{HfO}_2) = 4$ nm).

Η παράμετρος f_T εξαρτάται από την συνολική χωρητικότητα της πυλής (C_{gg}) [20], επομένως η παράμετρος C_{gg} απαιτεί την προσοχή μας και η μελέτη για την συμπεριφορά της παραμέτρου είναι μια ενδιαφέρον και σημαντική διαδικασία. Η παράμετρος C_{gg} αυξάνεται παράλληλα με την αύξηση της τάσης πύλης-πηγή μέχρι να κορεστεί. Η παράμετρος επίσης είναι μεγαλύτερη για διηλεκτρικά υλικά με μεγαλύτερη διηλεκτρική σταθερά. Παρατίθενται επίσης γραφήματα για τις χωρητικότητες C_{gs} και C_{gd} .

$$f_T$$




Figure 3.1.22 Behavior of the cut-off frequency versus the gate-source voltage for a Finet with different types of gate dielectric materials at $V_{ds} = 0.05$ V. ($L_G = 20$ nm, T_{ox} (HfO₂) = 4nm).




Figure 3.1.23 (a) Cut-off frequency for various high-k gate dielectrics on SOI-FinFet. (b) Maximum oscillation frequency (f_{MAX}) for various high-k gate dielectrics on SOI-FinFet. ($L_G = 9$ nm, $T_{ox} = 1$ nm).

Μια ακόμα πολύ σημαντική RF παράμετρος είναι η συχνότητα αποκοπής (cut-off frequency) η οποία χαρακτηρίζει την ικανότητα του στοιχείου να ανταποκριθεί σε ένα κύκλωμα υψηλών ταχυτητων (high-speed circuit design). Παρατίθενται γραφήματα της συχνότητας αποκοπής συναρτήσει της τάσης V_{gs} για διαφορά διηλεκτρικά υλικά. Παρατηρείται ότι το peak της f_T αυξάνεται με την αύξηση της διηλεκτρικής σταθεράς του υλικού. Η συμπεριφορά που προκύπτει οφείλεται κυρίως στην επίδραση του διηλεκτρικού υλικού της πύλης στη διαγωγιμότητα παρά στην συνολική χωρητικότητα της πύλης (C_{gg}), όπως είναι ορατό και απο το σχήμα '3.1.22'. Το σχήμα '3.1.23b' απεικονίζει την μέγιστη συχνότητα συντονισμού (f_{MAX}) που το στοιχείο είναι ικανό να επιτύχει και είναι ορισμένη ως η συχνότητα εκείνη στην οποία το unilateral power gain γίνεται μονάδα (0db). Η παράμετρος f_{MAX} αυξάνεται με την αύξηση την σταθεράς k .

GFP & TFP




Figure 3.1.24 (a) Gain frequency Product (GFP) for various high-k gate dielectrics on SOI-FinFet. (b) Transconductance frequency product (TFP) and gain transconductance frequency product (GTFP) for various high-k gate dielectrics on SOI-FinFet. ($L_G = 9$ nm, $T_{ox} = 1$ nm).

$$GFP = \frac{g_m}{g_d} \times f_T$$

$$TFP = \frac{g_m}{I_d} \times f_T$$

$$GTFP = \frac{g_m}{g_d} \times \frac{g_m}{I_d} \times f_T$$

To Gain Frequency Product (GFP) είναι μια ουσιώδη παράμετρος η οποία χρησιμοποιείται στις εφαρμογές υψηλής συχνότητας (high-frequency applications). Παρουσιάζεται πως το GFP αυξάνεται καθώς η σταθερά k αυξάνεται επίσης, με το μέγιστο να επιτυγχάνεται από το υλικό HfO₂ λόγω της υψηλής f_T που παρουσιάζει. Ακόμη, έχουν ληφθεί μετρήσεις από δύο ακόμα RF παραμέτρους, η Transconductance Frequency Product (TFP) και η Gain Transconductance Frequency Product (GTFP). Η TFP χρησιμοποιείται κυρίως σε high-speed designs καθώς δείχνει μια σχέση μεταξύ του εύρους ζώνης και της ισχύος. Το αποτέλεσμα των μετρήσεων δείχνει πως η TFP αλλά και η GTFP αυξάνονται καθώς η τιμή της διηλεκτρικής σταθεράς αυξάνεται. Όπως είναι ορατό η μεγαλύτερη τιμή επιτυγχάνεται με την χρήση του high-k διηλεκτρικού υλικού HfO₂. Σαν απόρροια, SOI-FinFet τρανζίστορ με χρήση high-k οξειδίου πύλης είναι η κατάλληλη σχεδίαση για υψηλού κέρδους και high-speed κυκλώματα.

Surface Potential




Figure 3.1.25 (a) Surface potential as a function of distance along the channel for various high-k gate dielectrics on SOI-FinFet. (b) Contour plots of surface potential for various high-k gate dielectrics on SOIS-FinFet. ($L_G = 9 \text{ nm}$, $T_{ox} = 1 \text{ nm}$).

Το άνωθεν σχήμα αναπαριστά διαγράμματα του επιφανειακού δυναμικού για διάφορα διηλεκτρικά high-k σε τρανζίστορ SOI-FinFet. Παρατηρείται ότι το δυναμικό είναι υψηλότερο για διηλεκτρικά με μεγάλη σταθερά k. Επομένως το high-k στοιχείο βελτίωσε την συνολική απόδοση [21]. Την μεγαλύτερη απόδοση επιτυγχάνει το διηλεκτρικό HfO_2 .

Electron Mobility




Figure 3.1.26 Electron mobility as a function of distance along the channel for various high-k gate dielectrics on SOI FinFet. ($L_G = 9\text{nm}$, $T_{ox} = 1\text{nm}$).

Μελέτες έχουν πάρει μετρήσεις πάνω στην ευκινησία των ηλεκτρονίων συναρτήσει της διηλεκτρικής σταθεράς του οξειδίου. Η ευκινησία αυξάνεται στο κανάλι με την χρήση high-k διηλεκτρικού, κάνοντας πιο ήπια τα ρεύματα διαρροής καθώς το πάχος του οξειδίου εμποδίζει το oxide tunnelling. Η ευκινησία παίζει σημαντικό ρόλο στην απόδοση του τρανζίστορ και θα έπρεπε να είναι όσο πιο υψηλή γίνεται στην περιοχή της πηγής [21]. Απο το άνωθεν διάγραμμα είναι εμφανές πως η ευκινησία των ηλεκτρονίων είναι υψηλότερη στην περιοχή της πηγής σε σχέση με του απαγωγού για το διηλεκτρικό HfO₂ το οποίο ενισχύει το ρεύμα του απαγωγού και το switching performance του στοιχείου. Το HfO₂ επίσης αυξάνει την αποδοτικότητα των φορέων (carrier efficiency) και την θερμική σταθερότητα του τρανζίστορ [21].

3.2 Specialization on HfO₂ Dielectric Material

Το διηλεκτρικό υλικό HfO₂ φαίνεται πως συμπεριφέρεται καλύτερα από όλα τα υπόλοιπα διηλεκτρικά που έχουν εξεταστεί, επομένως μια σύντομη μελέτη εξειδικευμένη σε αυτό το υλικό είναι αναγκαία να διεξάγει. Το συγκεκριμένο υλικό έχει εκτεταμένη χρήση καθώς επίσης είναι στο επίκεντρο πολλών ερευνών λόγω πολλών παραμέτρων που το κάνουν ένα εξαιρετικό high-k διηλεκτρικό υλικό και πολύ υποσχόμενο. Έχει αρκετά υψηλή διηλεκτρική σταθερά καθώς πληροί προϋποθέσεις που είναι απαραίτητο να κατέχει ένα υλικό για να χρησιμοποιηθεί σαν high-k gate oxide material, προϋποθέσεις που έχουν καλυφθεί από το κεφάλαιο '2.1'.

Drain Current




Figure 3.2.1 Comparison of transfer characteristics of high-k SOI-FinFet and conventional FinFet. ($L_G = 9nm$, $T_{ox} = 2nm$).




Figure 3.2.2 I_D - I_{GS} characteristics of the TG FinFet in Linear Scale. ($L_G = 22, 14, 10\text{nm}$, $T_{ox} = 1\text{nm}$).




Figure 3.2.3 I_D - I_{GS} characteristics of the TG FinFet in Logarithmic Scale. ($L_G = 22, 14, 10\text{nm}$, $T_{ox} = 1\text{nm}$).




Figure 3.2.4 I_D - I_{GS} characteristics of the TG FinFet using SiO_2 and HfO_2 as gate dielectric material. ($L_G = 22, 14, 10\text{nm}$, $T_{\text{ox}} = 1\text{nm}$).

Παρατίθενται χαρακτηριστικές εισόδου σε γραμμική και λογαριθμική κλίμακα. Βλέπουμε ότι ένα τρανζίστορ high-k SOI FinFet συμπεριφέρεται καλύτερα από ένα συμβατικό. Το ρεύμα απαγωγού είναι μεγαλύτερο με την χρήση high-k υλικού.

Παρουσιάζεται επίσης και η χαρακτηριστική εξόδου.

DIBL




Figure 3.2.5 Comparison of DIBL of the devices using SiO₂ and HfO₂ as gate dielectric material. ($L_G = 22, 14, 10\text{ nm}$, $T_{\text{ox}} = 1\text{ nm}$).

Το DIBL είναι ένα φαινόμενο μικρού καναλιού και θα πρέπει να έχει όσο πιο μικρή τιμή είναι δυνατό ώστε η επίδρασή του να είναι όσο πιο ήπια γίνεται. Είναι εμφανές από το σχήμα πως με την χρήση HfO₂ σαν οξείδιο το SOI FinFet τρανζίστορ παρουσιάζει βελτίωση στο φαινόμενο μικρού διαύλου DIBL. Το HfO₂ έχει καλύτερα αποτελέσματα εκτός στο μήκος των 22 nm.

SS




Figure 3.2.6 Subthreshold slope of high-k SOI-FinFet and conventional FinFet. ($L_G = 9\text{nm}$, $T_{ox} = 2\text{nm}$).




Figure 3.2.7 Subthreshold swing of the devices using SiO₂ and HfO₂ as gate dielectric material. ($L_G = 22, 14, 10\text{nm}$, $T_{ox} = 1\text{nm}$).

Η κλίση στην υποκατώφλια περιοχή είναι βασικός παράγοντας του ρεύματος διαρροής, επομένως είναι σημαντικό να εξεταστεί. Απο το σχήμα '3.2.7' παρατηρούμε πως η τιμή της SS του HfO₂ είναι οριακά μεγαλύτερη απο αυτή του SiO₂. Απο το σχήμα '3.2.6' φαίνεται η μεγαλύτερη διηλεκτρική σταθερά του HfO₂ ωθεί την SS σε μείωση της τιμής της, μειώνοντας εν τέλει το ρεύμα διαρροής.




Figure 3.2.8 Variation of On Current, I_{on} , of the devices using SiO₂ and HfO₂ as gate dielectric material. ($L_G = 22, 14, 10\text{nm}$, $T_{ox} = 1\text{nm}$).

Αύξηση παρατηρείται στο ρεύμα οδήγησης των τρανζίστορ SOI FinFet με την χρήση διηλεκτρικού υλικού HfO₂.

I_{off}




Figure 3.2.9 Variation of Off Current I_{off} of the devices using SiO_2 and HfO_2 as gate dielectric material. ($L_G = 22, 14, 10\text{nm}$, $T_{ox} = 1\text{nm}$).

Το I_{off} (off current) παριστάνει το ρεύμα όταν στο στοιχείο δεν εφαρμόζεται τάση στην πύλη, όταν βρίσκεται στην κατάσταση 'off'. Ιδανικά είναι μηδεν. Όμως λόγω φαινομένων μικρού διαύλου και μη ιδανικής κατάστασης ρεύματα διαρροής αναπτύσσονται. Δια των μελετών παρατηρούμε πως με την χρήση HfO_2 τα τρανζίστορ SOI FinFet εμφανίζουν suppression στα SCEs και συγκεκριμένα στο ρεύμα διαρροής. .

$$I_{on}/I_{off}$$




Figure 3.2.10 Comparison of switching characteristics of high-k SOI-FinFet and conventional FinFet. ($L_G = 9\text{nm}$, $T_{ox} = 2\text{nm}$).




Figure 3.2.11 Comparison of I_{on}/I_{off} ratio of the devices using SiO₂ and HfO₂ as gate dielectric material. ($L_G = 22, 14, 10\text{nm}$, $T_{ox} = 1\text{nm}$).

Χρησιμοποιώντας το διηλεκτρικό υλικό HfO₂ επιτυγχάνεται μεγαλύτερη τιμή του πηλίκου I_{on}/I_{off} . Πραγμα το οποίο επιτρέπει μεγαλύτερες switching speeds και βελτίωση των ρευμάτων διαρροής.

$$V_{th}$$




Figure 3.2.12 Comparison of the threshold voltage of high-k SOI-FinFet and conventional FinFet. ($L_G = 9$ nm, $T_{ox} = 2$ nm).




Figure 3.2.13 Threshold Voltage Comparison of the devices using SiO₂ and HfO₂ as gate dielectric material. ($L_G = 22, 14, 10$ nm, $T_{ox} = 1$ nm).

Συγκρίνοντας τις δύο δομές SOI FinFet, συμβατικά και high-k με χρήση του οξειδίου HfO₂, παρατηρούμε την αύξηση της τάσης κατωφλίου για την δομή high-k SOI FinFet. Επομένως φτάνουμε στο συμπέρασμα πως η high-k δομή παρέχει καλύτερο έλεγχο πάνω στο κανάλι στην sub-nanometer τεχνολογία SOI FinFet [22].

g_m




Figure 3.2.14 Comparison of the transconductance of high-k SOI-FinFet, and conventional FinFet. ($L_G = 9\text{nm}$, $T_{ox} = 2\text{nm}$).

Η διαγωγιμότητα είναι ένας παράγοντας αξιολόγησης της επίδοσης στοιχείου, καθώς η διαγωγιμότητα αυξάνεται η switching speed του τρανζίστορ αυξάνεται επίσης. Αυτό σημαίνει ότι με μια υψηλή διαγωγιμότητα είναι επιτεύξιμες μεγαλύτερες συχνότητες χρονισμού (clock frequencies) [22]. Είναι ορατό πως η διαγωγιμότητα είναι μεγαλύτερη για την συγκεκριμένη δομή για διηλεκτρικό υλικό HfO_2 συγκριτικά με το SiO_2 .

Efficiency




Figure 3.2.15 Comparison of the device efficiency of high-k SOI-FinFet and conventional FinFet. ($L_G = 9nm$, $T_{ox} = 2nm$).

Η απόδοση της διαγωγιμότητας (transconductance efficiency) μας δίνει στοιχεία για το ρευμα του απαγωγού που χρειάζεται για να επιτευχθεί η επικείμενη διαγωγιμότητα, το οποίο με την σειρά του καθορίζει την ελάχιστη κατανάλωση και το ελάχιστο power dissipation του SOI FinFet. Απο το σχήμα παρατηρούμε ότι η απόδοση είναι μεγαλύτερη για την δομή SOI FinFet με την χρήση HfO_2 , σε σύγκριση με το οξείδιο SiO_2 .

4. Συμπεράσματα

Πληροφορίες από διάφορες μελέτες, από paper, άρθρα όπως και βιβλία έχουν συλλεχθεί και μελετηθεί καθόλη την διεξαγωγή της εργασίας, στόχος είναι η παρατήρηση της επίδρασης που ασκούν τα διηλεκτρικά υψηλής διηλεκτρικής σταθεράς στα τρανζίστορ επίδρασης πεδίου και τελικά η επιλογή του ικανότερου high-k διηλεκτρικού που μπορεί να φέρει εις πέρας την διατήρηση της αποκλιμάκωσης των διαστάσεων των τρανζίστορ τύπου MOSFET.

Έχει αποδειχθεί η σχέση της χωρητικότητας του οξειδίου, της τάσης κατωφλίου και της πιθανότητας tunnelling με την διηλεκτρική σταθερά του διηλεκτρικού υλικού που χρησιμοποιείται. Η χωρητικότητα του οξειδίου είναι ανάλογη της διηλεκτρικής σταθεράς, ενώ η τάση κατωφλίου αντιστρόφως ανάλογη. Η πιθανότητα tunnelling είναι άρρηκτα συνδεδεμένη με το ρεύμα διαρροής του στοιχείου, κυριαρχο φαινόμενο το οποίο είναι έντονο καθώς το κανάλι αποκτά μικρές διαστάσεις της τάξης των νανόμετρων. Η tunnelling probability είναι αντιστρόφως ανάλογη της διηλεκτρικής σταθεράς, επομένως εξηγείται μαθηματικά ότι το ρεύμα διαρροής ελαττώνεται με την χρήση high-k οξειδίων.

Πειραματικές μετρήσεις πάνω στην tunneling probability δείχνουν πως μειώνεται με την αύξηση της διηλεκτρικής σταθεράς του οξειδίου της πύλης, καθιστώντας τα high-k oxides κατάλληλα για την ελάττωση των ρευμάτων διαρροής. Φαινομενα μικρού διαύλου όπως το DIBL και το SS, παρουσίασαν επίσης πρόοδο. Το ρεύμα του απαγωγού την στιγμή που το τρανζίστορ βρίσκεται στην κατάσταση 'on' παρουσιάζει αύξηση, ενώ το ρεύμα του απαγωγού στην κατάσταση 'off' παρουσιάζει μείωση, συμπέρασμα το ρεύμα διαρροής ελαττώνεται και παράλληλα το ρεύμα οδήγησης είναι μεγαλύτερο. Ο λόγος I_{on}/I_{off} παρουσιάζει βελτίωση και η τάση κατωφλίου μειώνεται. RF παράμετροι όπως η διαγωγιμότητα, η συχνότητα αποκοπής και η switching delay παρουσίασαν βελτίωση επίσης.

Μελετήθηκε επιπροσθέτως μια συγκεκριμένη σχεδίαση, το τρανζίστορ SOI FinFet. επιλεχθηκε συγκεκριμένα ο τρανζίστορ SOI FinFet καθώς είναι μια από τις καλύτερες δομές που έχουν εφευρεθεί για την υλοποίηση short channel MOSFET devices. Έχουν παρουσιάσει μεγάλη πρόοδο με την χρήση high-k διηλεκτρικών σε τομείς που είναι άμεσου ενδιαφέροντος όπως Analog και RF εφαρμογών.

Τα υλικά που φέρουν τις μεγαλύτερες επιδόσεις είναι τα οξείδια HfO_2 και TiO_2 . Όπως είναι αναμενόμενο έχουν την μεγαλύτερη διηλεκτρική σταθερά μεταξύ των υπολοίπων διηλεκτρικών που έχουν τεθεί υπό μελέτη με το TiO_2 να προπορεύεται του HfO_2 . Έχουν αναφερθεί τα χαρακτηριστικά που θα πρέπει ένα υλικό να προϋποθέτει για να είναι ικανό να χρησιμοποιηθεί σαν high-k oxide material. Το TiO_2 όντας το υλικό με την μεγαλύτερη διηλεκτρική σταθερά, έχει ένα πολύ μικρό ενεργειακό χάσμα, πράγμα που οδηγεί το υλικό να άγει ρεύμα και να συμπεριφερθεί σαν ημιαγωγός τύπου n. Το οξείδιο HfO_2 παρουσίασε τα καλύτερα αποτελέσματα έναντι των υπολοίπων, πράγμα το οποίο το καθιστά το ικανότερο high-k διηλεκτρικό υλικό. Το οξείδιο HfO_2 έχει συνεργαστεί άπογα με τρανζίστορ SOI FinFet.

Τα διηλεκτρικά υλικά υψηλής διηλεκτρικής σταθεράς βελτιώνουν τα φαινόμενα μικρού διαύλου που εμφανίζονται με το downscale των MOSFET. Είναι η λύση που ήταν αναγκαίο να βρεθεί για την συνέχιση της τεχνολογικής εξέλιξης. Η σχεδίαση SOI FinFet είναι η καλύτερη για τρανζίστορ μικρών διαστάσεων παρουσιάζοντας immunity σε SCEs. Τα high-k οξείδια έχουν βελτιώσει περαιτέρω την επίδοση των SOI FinFet τρανζίστορ καθιστώντας την δομή high-k SOI FinFet ως την καλύτερη όσον αφορά την ταχύτητα, την απόδοση και πολλών ακόμα παραμέτρων όσο οι διαστάσεις μικραίνουν. Το οξείδιο HfO_2 βρίσκεται στο επίκεντρο, είναι το δημοφιλέστερο διηλεκτρικό υλικό υψηλής διηλεκτρικής σταθεράς που χρησιμοποιείται.

5. Πηγές των Εικόνων

Figure No.	Source
1.1.1	[1] (Figure 5.1)
1.1.2	[1] (Figure 5.2)
1.1.3	[A]
1.1.4	[B]
1.1.5	[C]
1.1.6	[1] (Figure 5.7)
1.1.7	[C]
1.1.8	[D]
1.2.1	[2] (Figure 6.2b)
1.2.2	[E]
1.2.3	[D]
1.2.4	[2] (Figure 6.4)
1.2.5	[26]
1.2.6	[26]
2.1.1	[5] (Table 1)
2.1.2	[6] (Table 1)
2.2.1	[4] (Figure 1)
2.2.2	[4] (Figure 2)
2.2.3	[5] (Figure 3)
2.3.1	[14] (Figure 1.2)
2.3.2	[5] (Graph 1)
2.3.3	[5] (Graph 2)
2.3.4	[5] (Graph 3)
2.3.5	[5] (Graph 4)
2.3.6	[5] (Graph 5)
2.3.7	[5] (Table 2)
2.3.8	[6] (Figure 4b)
2.3.9	[7] (Figure 7)
2.3.10	[6] (Figure 4a)
2.3.11	[7] (Figure 3)
2.3.12	[7] (Figure 5)
2.3.13	[6] (Figure 4c)
2.3.14	[7] (Figure 6)
2.3.15	[6] (Figure 5a)
2.3.16	[6] (Figure 5b)
2.3.17	[7] (Figure 8)
2.3.18	[8] (Figure 6)
2.3.19	[8] (Figure 7)
2.3.20	[8] (Figure 16)

(Continue of list)

2.3.21	[8] (Figure 17)
2.3.22	[7] (Figure 2)
2.3.23	[7] (Figure 4)
2.3.24	[13] (Table 2)
2.3.25	[8] (Figure 18)
2.3.26	[6] (Figure 5c)
2.3.27	[13] (Figure 3)
2.3.28	[6] (Table 2)
2.3.29	[10] (Table 1)
2.3.30	[17] (Figure 2)
2.3.31	[17] (Figure 3)
2.3.32	[17] (Figure 4)
2.3.33	[17] (Figure 5)
2.3.34	[17] (Figure 6a)
2.3.35	[17] (Figure 6b)
2.3.36	[17] (Figure 6c)
3.1.1	[21] (Figure 1)
3.1.2	[22] (Figure 1)
3.1.3	[19] (Figure 1)
3.1.4	[19] (Figure 3)
3.1.5	[20] (Figure 2)
3.1.6	[21] (Figure 3)
3.1.7	[19] (Figure 6)
3.1.8	[19] (Figure 8)
3.1.9	[21] (Figure 4)
3.1.10	[19] (Figure 7)
3.1.11	[21] (Figure 5)
3.1.12	[19] (Figure 5)
3.1.13	[21] (Figure 6)
3.1.14	[19] (Figure 4)
3.1.15	[19] (Figure 2)
3.1.16	[21] (Figure 7)
3.1.17	[20] (Table II)
3.1.18	[20] (Figure 3)
3.1.19	[21] (Figure 8)
3.1.20	[20] (Figure 4)
3.1.21	[21] (Figure 12)
3.1.22	[20] (Figure 5)
3.1.23	[21] (Figure 13)
3.1.24	[21] (Figure 14)
3.1.25	[21] (Figure 9)
3.1.26	[21] (Figure 10)
3.2.1	[22] (Figure 2)
3.2.2	[23] (Figure 2)

(Continue of list)

3.2.3	[23] (Figure 3)
3.2.4	[23] (Figure 9)
3.2.5	[23] (Figure 10)
3.2.6	[22] (Figure 7)
3.2.7	[23] (Figure 8)
3.2.8	[23] (Figure 5)
3.2.9	[23] (figure 6)
3.2.10	[22] (Figure 4)
3.2.11	[23] (Figure 7)
3.2.12	[22] (Figure 6)
3.2.13	[23] (Figure 4)
3.2.14	[22] (Figure 3)
3.2.15	[22] (Figure 5)

Σύνδεσμοι Εικόνων:

- [A] <https://www.etechnog.com/2021/02/difference-depletion-enhancement-mosfet.html>
 - [B] [https://en.wikipedia.org/wiki/Overdrive_voltage#:~:text=The%20overdrive%20voltage%20is%20defined,allow%20it%20to%20conduct%20electricity\).](https://en.wikipedia.org/wiki/Overdrive_voltage#:~:text=The%20overdrive%20voltage%20is%20defined,allow%20it%20to%20conduct%20electricity).)
 - [C] <https://www.electrical4u.com/mosfet-characteristics/>
 - [D] https://www.infineon.com/dgdl/Infineon-IRFZ44N-DataSheet-v01_01-EN.pdf?fileId=5546d462533600a40153563b3a9f220d
 - [E] <https://electronics.stackexchange.com/questions/285989/mosfet-depletion-region-widening>
 - [D] <https://siliconvlsi.com/dibldrain-induced-barrier-lowering/>
-

6. Βιβλιογραφία

- [1] Sedra, A. S., & Smith, K. C. (2015). *Microelectronic circuits 7th ed.* Oxford Series in Electrical an.
- [2] Tsividis, Y. (1999). *Operation and modeling of the mos transistor.* Oxford University Press.
- [3] Cullis, C. “We are running short of the most manufactured item in history”, Publisher: 702, April 2021. Available:
<https://www.702.co.za/articles/413834/we-are-running-short-of-the-most-manufactured-item-in-history-bizun#:~:text=Metal%2DOxide%20semiconductor%20transistors%20are,this%20is%20one%20of%20those>.
- [4] Zhang, N. (2022). *Moore’s law is dead, long live moore’s law!*. Available:
<https://arxiv.org/pdf/2205.15011.pdf>
- [5] Sarkar, A.D. (2022). *Analysis of Tunnelling Probability of Different High-K Material for Nanometer Thickness MOSFET Gate*. In: Dhawan, A., Mishra, R.A., Arya, K.V., Zamarreño, C.R. (eds) *Advances in VLSI, Communication, and Signal Processing. Lecture Notes in Electrical Engineering*, vol 911. Springer, Singapore.
https://doi.org/10.1007/978-981-19-2631-0_62
- [6] Mech, B. C., & Kumar, J. (2017). *Effect of high-k dielectric on the performance of Si, InAs and CNT FET*. *Mi-cro & Nano Letters*, 12 (9), 624–629. Retrieved from
<https://ietresearch.onlinelibrary.wiley.com/doi/abs/10.1049/mnl.2017.0088> doi:
<https://doi.org/10.1049/mnl.2017.0088>
- [7] Kosmani, N. F. ., A. Hamid, F. ., & Razali, M. A. . (2020). *Effects of High-k Dielectric Materials on Electrical Performance of Double Gate and Gate-All-Around MOSFET*. *International Journal of Integrated Engineering*, 12(2), 81–88. Retrieved from
<https://publisher.uthm.edu.my/ojs/index.php/ijie/article/view/5691>
- [8] Phulawariya, Hitesh & Baidya, Achinta & Maity, Reshmi & Maity, Niladri. (2021). *Effects of Hafnium Oxide on Short Channel Effects and DC Analysis for Double Gate Junctionless Transistors*. *Transactions on Electrical and Electronic Materials*. 23.
10.1007/s42341-021-00365-6.
- [9] Yim, Kanghoon & Yong, Youn & Lee, Joohee & Lee, Kyuhyun & Nahm, Ho-Hyun & Yoo, Jiho & Lee, Chanhee & Hwang, Cheol & Han, Seungwu. (2015). *Novel high-k dielectrics for next-generation electronic devices screened by automated ab initio calculations*. *NPG Asia Material*. 10.1038/am.2015.57.
- [10] Guru J. University, G.J.U.S & T. Hisar, “*Future MOSFET Devices using high-k (TiO₂) dielectric*”, *IJRASET*, vol. 1, Issue II, Sep 2013
- [11] Frank, Martin & Kim, Sangbum & Brown, Stephen & Bruley, John & Copel, Matt & Hopstaken, Marinus & Chudzik, Mike & Narayanan, V.. (2009). *Scaling the MOSFET gate dielectric: From high-k to higher-k?*. (Invited Paper). *Microelectronic Engineering*. 86. 1603-1608.
10.1016/j.mee.2009.03.063.
- [12] Garg, Reenu, “*HfO₂ as gate dielectric on Si and Ge substrate*” (2006). *Dissertations*. 768.
<https://digitalcommons.njit.edu/dissertations/768>
- [13] S. Kumar, K. K. Paliwal and S. Mahajan, “*Effect of reduction in gate oxide thickness with different materials for 100 nm mosfet*”, *International Journal of Latest Research in Science*

- and Technology, vol 7, Issue 1: page No. 5-8, Jan-Feb 2018. [Online]. Available: https://www.mnkjournals.com/journal/ijlrst/pdf/Volume_7_1_2018/10769.pdf
- [14] Oswal, Ritika, "Investigation of different dielectric materials as gate insulator for MOSFETs" (2014). Electronic Theses and Dissertations. 4511. <https://stars.library.ucf.edu/etd/4511>
- [15] Seshadri, Sriram Mannargudi, "Investigation Of High-k Gate Dielectrics And Metals For Mosfet Devices." (2005). Electronic Theses and Dissertations. 501. <https://stars.library.ucf.edu/etd/501>
- [16] M. Bucher. Formulas handbook. "Ideal MOS Transistor Equations". Technical University of Crete.
- [17] S. Mittal and A. Nandi, "Analysis of MC Model & DD Model on DG-MOSFET for Different Gate Length with Different Gate Oxide," 2018 Second International Conference on Intelligent Computing and Control Systems (ICICCS), 2018, pp. 817-820, doi: 10.1109/ICCONS.2018.8663084.
- [18] F. Chen, X. Bin, C. Hella, X. Shi, W. L. Gladfelter, and S. A. Campbell. 2004. *A study of mixtures of HfO₂ and TiO₂ as high-k gate dielectrics*. Microelectron. Eng. 72, 1–4 (May 2004), 263–266. <https://doi.org/10.1016/j.mee.2004.01.001>
- [19] S. Nanda, R.S. Dhar, J. Nano- Electron. Phys. 13 No 3, 03015 (2021). *Effect of High-k Dielectric Materials on Short Channel Effects of a 14 nm Tri-Gate SOI FinFET for Reduced Area on Chip*. [https://doi.org/10.21272/jnep.13\(3\).03015](https://doi.org/10.21272/jnep.13(3).03015).
- [20] N. E. I. Boukourt, A. M. AlAmri, A. G. Loureiro, Y. M. Abdulraheem, M. Seyyedhamzeh and G. Crupi, "Effects of the Gate Dielectric Material on the Performance of a 14-nm SOI FinFET," 2021 15th International Conference on Advanced Technologies, Systems and Services in Telecommunications (TELSIKS), 2021, pp. 74-77, doi:10.1109/TELSIKS52058.2021.9606380.
- [21] Neha Gupta, & Ajay Kumar (2020). *Assessment of High-k Gate Stack on Sub-10 nm SOI-FinFET for High-Performance Analog and RF Applications Perspective*. ECS Journal of Solid State Science and Technology, 9(12), 123009.
- [22] A. Kumar, S. Saini, A. Gupta, N. Gupta, M. M. Tripathi and R. Chaujar, "Sub-10 nm High-k Dielectric SOI-FinFET for HighPerformance Low Power Applications," 2020 6th International Conference on Signal Processing and Communication (ICSC), 2020, pp. 310-314, doi: 10.1109/ICSC48311.2020.9182748.
- [23] Zohmingmawia Renthlei, Rudra Sankar Dhar, & Swagat Nanda (2021). *Comparative performance analysis based short channel effects for TG Nano FinFETs*. Journal of Physics: Conference Series, 1921(1), 012014.
- [24] Saha, J. & Chakma, Nitish & Hasan, Mehedhi. (2018). *Impact of channel length, gate insulator thickness, gate insulator material, and temperature on the performance of nanoscale FETs*. Journal of Computational Electronics. 17. 10.1007/s10825-018-1235-4.
- [25] Saramekala, Gopi & Dubey, Sarvesh & Tiwari, Pramod. (2015). *A threshold voltage model of short-channel fully-depleted recessed-source/drain (Re-S/D) SOI MOSFETs with high- k dielectric*. Chinese Physics B. 24. 108505. 10.1088/1674-1056/24/10/108505.
- [26] Nirbindu Das, All About Circuits, "6 Causes of MOS Transistor Leakage Current", Feb 2021, <https://www.allaboutcircuits.com/technical-articles/6-causes-of-mos-transistor-leakage-current/>.